前言

本书是普通高等教育“十一五”国家级规划教材《逻辑与数字系统设计(第2版·Verilog版)》(清华大学出版社，李晶皎、王爱侠、闫爱云、李景宏编著)的配套用书。

为了培养学生具备工程思维，具有应用技术型工程能力、自主创新及实践能力，编者所在的东北大学在课程体系改革时，考虑到课程内部和构成要素之间的关系，将课程有机地结合起来，减少内容重复或割裂，使学生能够系统地学习逻辑电路和数字系统设计的专业知识和实践方法。以应用型技术人才培养为导向，完善课程辅导和实践教学体系，将理论与实践充分结合。本书设计项目的难度由低到高，有效地体现了工程教育理念，有助于提高学生的专业综合能力。

全书由上篇、下篇和附录组成。上篇包括第1~8章，每章由学习要点、例题解析和习题解答3部分组成。“学习要点”对本章内容进行高度概括，使学生可以快速地把握知识要点，从而提高复习效率。“例题解析”选取了具有代表性的例题，并进行细致的分析与解答。“习题解答”给出了主教材习题的详细解答。下篇包括第9~12章，分别是组合逻辑电路实验、时序逻辑电路的实验、课程设计，以及实验报告和课程设计报告模板。附录由3部分组成，其中附录A介绍Quartus Prime使用和ModelSim仿真； 附录B介绍Quartus Prime嵌入逻辑分析仪使用和下载调试； 附录C介绍Vivado使用，具体包括Vivado 2018.3使用、Vivado Simulator仿真、ModelSim Simulator仿真、Vivado集成逻辑分析仪ILA使用，以及引脚配置和下载调试。

编者建议在实验教学和课程设计时放弃传统的实验箱，改用FPGA开发板，最好是便携式FPGA开发板。在课程教学中，学生应随身携带FPGA开发板，以完成Verilog HDL设计和仿真以及下载测试。

参加本书编写的教师有东北大学的李晶皎、王爱侠、闫爱云、李景宏。

由于编者水平有限，书中难免存在不当之处，恳请读者批评指正。

李晶皎

2024年4月于沈阳