

第 1 章 锁相环简介

1.1 锁相环工作原理

锁相环使我们世界的一些部分有序化。如果我们打开电视,锁相环会保证图像的头在上,脚在下面。彩色电视机中其他锁相环可以保证绿色是绿色,红色是红色(即使政治家主张颠倒才是真理)。

锁相环电路使一个特殊系统跟踪另外一个系统。更确切地讲,锁相环是一个使输出信号(由振荡器产生的)与参考信号或者输入信号在频率和相位上同步的电路。在同步(通常称为锁定)状态,振荡器输出信号和参考信号之间的相位差为零,或者保持常数。

如果出现相位误差,一种控制机理作用到振荡器上,使得相位误差再次减小到最小。在这样的控制系统中,实际输出信号的相位锁定到参考信号的相位。因而我们称之为锁相环。

锁相环的工作原理可以通过一个线性锁相环(LPLL)例子进行解释。在 1.2 节中将给出其他种类的锁相环,例如数字锁相环(DPLL)、全数字锁相环(ADPLL)和软件锁相环(SPLL)。图 1.1(a)是锁相环的模块组合图,包含三个功能模块:




图 1.1 (a) PLL 的模块图。(b) VCO 的传输函数。(c) PD 的传输函数。

(a) PLL 的模块图。(b) VCO 的传输函数。(c) PD 的传输函数。

(1) 压控振荡器(VCO)

(2) 鉴相器(PD)

(3) 环路滤波器(LF)

在这个简单的例子中,在 VCO 输出 $[u_2(t)]$ 和较低的鉴相器输入 $[\omega_2]$ 之间,没有向下分频处理。采用向下分频的系统在随后章节中讨论。

在有些锁相环电路中,用电流控制的振荡器(CCO)代替压控振荡器。这种情况下,鉴相器的输出信号是受控电流源,而不是电压源。但是,工作原理保持不变。锁相环电路中我们关心的主要信号定义如下:

- 参考(或输入)信号 $u_1(t)$
- 参考信号的角频率 ω_1
- VCO 的输出信号 $u_2(t)$
- 输出信号的角频率 ω_2
- 鉴相器的输出信号 $u_d(t)$
- 环路滤波器的输出信号 $u_f(t)$
- 相位误差 θ_e 定义为信号 $u_1(t)$ 和信号 $u_2(t)$ 之间的相位差

现在我们研究图 1.1(a)中三个功能模块的工作。VCO 在角频率 ω_2 振荡,该频率取决于环路滤波器输出信号 u_f 。角频率 ω_2 由下式给出:

$$\omega_2(t) = \omega_0 + K_0 u_f(t) \quad (1.1)$$

其中, ω_0 为 VCO 的中心(角)频率, K_0 为 VCO 的增益,单位 $\text{rad} \cdot \text{s}^{-1} \cdot \text{V}^{-1}$ 。

图 1.1(b)中画出了公式(1.1)关系所在。在本书中,因为 rad (弧度)是一个无量纲的数,大多数情况下我们不再讨论它。(因而,应该注意本书中任何相位变量必将用弧度表示,而不是度。)因此,在方程式中, 180° 的相移总是必须表示为 π 。

PD,又称为相位比较器,比较输出信号和参考信号之间的相位,获得的输出信号 $u_d(t)$ 近似正比于相位误差 θ_e ,至少当 θ_e 处于一定范围内时如此:

$$u_d(t) = K_d \theta_e \quad (1.2)$$

其中, K_d 表示 PD 的增益。 K_d 的物理单位是伏/弧度。图 1.1(c)是公式(1.2)的图形表示。

PD 的输出信号 $u_d(t)$ 包含直流分量和叠加的交流分量。我们不希望后者存在,因此利用环路滤波器滤掉。在大多数情况下,可以使用一阶低通滤波器。现在,让我们来研究三个电路模块在一起怎样工作。首先,我们假设输入信号 $u_1(t)$ 的角频率等于中心频率 ω_0 。然后假设 VCO 工作的中心频率为 ω_0 。如我们所见,相位误差 θ_e 为 0。如果 θ_e 为 0, PD 的输出信号 u_d 也必须等于 0。最终,环路滤波器的输出信号 u_f 也将必须为 0。这正是允许 VCO 工作在其中心频率的条件。

如果开始时相位误差 θ_e 不为 0, PD 的输出信号 u_d 将不为 0。经过一些延迟,环路滤波器也将产生一个固定信号 u_f 。这将改变 VCO 的工作频率,照此下去,相位误差最终消失。

现在假设在时刻 t_0 输入信号的频率突然改变 $\Delta\omega$, 如图 1.2 所示。那么输入信号的相

位超前于输出信号的相位。出现了相位误差,并随着时间开始增加。PD 的输出信号 $u_d(t)$ 也将随着时间而增加。经过环路滤波器的延迟后, $u_f(t)$ 也会增加。于是 VCO 输出频率上升,结果相位误差变小。经过一定建立时间以后,VCO 振荡频率会和输入信号频率完全相同。最终的相位误差将减小到 0 或者一个固定值,这与使用环路滤波器的类型有关。




图 1.2 PLL 对参考频率阶跃变化的瞬态响应。(a) 参考信号 $u_1(t)$ 。(b) VCO 的输出信号 $u_2(t)$ 。(c) 信号 $\overline{u_d(t)}$ 和 $\theta_c(t)$ 作为时间的函数。(d) VCO 的角频率 ω_2 作为时间的函数。(e) 参考信号 $u_1(t)$ 的角频率。

现在 VCO 的工作频率比它的中心频率 ω_0 大 $\Delta\omega$ 。这将迫使信号 $u_f(t)$ 建立一个终值 $u_f = \Delta\omega/K_0$ 。如果输入信号的中心频率是被一个任意低频信号调制,那么环路滤波器的输出信号就是解调信号,因此,PLL 可以当作一个 FM 解调器。以后我们会看到,PLL 可以作为 AM 或 PM 解调器应用。

PLL 最吸引人的能力之一是它能抑制叠加到它输入信号上的噪声。我们假设 PLL 的输入信号被噪声淹没。PD 尝试着测量输入和输出信号之间的相位差。输入信号中的噪声使得输入信号 $u_1(t)$ 的过零点以随机的方式超前或滞后。于是,PD 输出信号 $u_d(t)$ 在一个平均值附近抖动。如果环路滤波器的转折频率足够低,那么信号 $u_f(t)$ 中就几乎没有什么明显的噪声。VCO 将以如下方式工作,信号 $u_2(t)$ 的相位等于输入信号 $u_1(t)$ 的平均相位。因此,我们可以说,PLL 可以检测淹没在噪声中的信号。这些简单的分析已经表明 PLL 仅仅是一个控制输出信号 $u_2(t)$ 相位的伺服系统。

如图 1.2 所示,PLL 总可以使输出信号的相位跟踪参考信号的相位,在所有时间系统

都可以锁定。但是,不一定总是这种情况,因为给输入信号加入一个大的频率阶跃将会使得系统“失锁”,PLL 中的固有的控制机制会试着使系统再次同步,但是这个系统真的可以再次锁定吗?在随后的章节中我们会处理这个问题。基本上,必须考虑两类问题:

- PLL 开始时锁定。在什么情况下,PLL 会保持锁定?
- PLL 开始时处于失锁。在什么情况下,PLL 可以变为锁定?

如果我们试图去回答这些问题,要注意,在这些问题上,不同的 PLL 表现的行为很不相同。有一些基本的不同类型 PLL。因此,首先来识别这些不同的类型。

1.2 PLL 的分类

早在 1932 年,de Bellescize^[22]就实现了第一个 PLL。这个法国工程师称该发明为“相关通信”(coherent communication)。直到实现可应用的 PLL 集成电路,PLL 才广泛应用到工业界。第一个 PLL 集成芯片大约出现在 1965 年,是一个纯粹的模拟器件。采用一个模拟乘法器(四象限乘法器)作为鉴相器;环路滤波器用无源或者有源 RC 滤波器实现,利用大家熟知的压控振荡器 VCO 产生 PLL 的输出信号。今天,我们称这种类型的 PLL 为“线性 PLL”(LPLL)。在接下来的几年里,PLL 缓慢而稳定地转移到数字领域。大约在 1970 年,出现了第一个数字 PLL(DPLL),实际上,它是一个混合器件,仅仅鉴相器采用数字电路实现,即使用一个 EXOR 门或者一个 JK 触发器,剩下的模块仍然是模拟电路。几年以后,发明了“全数字”的 PLL(ADPLL)。ADPLL 毫无例外地全部由数字功能模块组成,因此不包含任何无源元件,如电阻和电容等。

类似滤波器,PLL 也可以用软件实现。在这种情况下,PLL 的功能不再用一些专用的硬件实现,而是用计算机程序完成。我们称这种 PLL 为 SPLL。

不同类型的 PLL 的行为很不相同,因此,没有共同的理论可以涵盖各种类型的 PLL。但是,LPLL 和 DPLL 的性能相似,因此我们可以开发一种对两种类型都有效的理论。在第 2 章中,我们把 LPLL 和 DPLL 作为“混合信号 PLL”处理。术语“混合”的内涵是这些 PLL 大多由线性和数字电路混合组成。严格来说,仅仅 DPLL 是一个混合信号电路;LPLL 是纯粹模拟的。ADPLL 的行为与混合信号 PLL 的行为非常不同,因此,在独立的一章中讨论 ADPLL(第 6 章)。

一般来说,软件 PLL 借助一个硬件平台,例如微处理器或数字信号处理器(DSP),PLL 的功能用软件实现。这提供了很大的灵活性,可以开发出大量不同的算法。例如,通过编程,SPLL 的行为可以像 LPLL、DPLL 或 ADPLL。我们将在第 8 章讨论 SPLL。

第 2 章 混合信号锁相环

2.1 混合信号锁相环框图

如 1.2 节所述,混合信号 PLL 由线性电路和数字电路混合组成。为了解系统中哪一部分是线性电路,哪一部分是数字电路,我们研究图 2.1 给出的一个简单锁相环结构框图。如同 1.1 节中所见到的,每个锁相环电路可以由三个模块组成:鉴相器、环路滤波器和压控振荡器(VCO)。锁相环电路用作频率综合器的时候,需要加入其他模块:除 N 计数器。假设计数器除以因子 N ,那么就强制 VCO 的输出信号频率等于参考信号频率(输入信号 u_1 的频率)的 N 倍。大多数情况下除数 N 是可编程的。在第 3 章中我们将会展开讨论频率综合器。

如果插入一个分频器,“中心频率”这个词的意思就很容易让人混淆,因为中心频率(弧度) ω_0 既可以与 VCO(如 1.1 节)的输出相关,也应该和分频器的输出有关,或者换句话说讲,是与锁相环的输入相关。为了消除这个词含糊情况,我们引入两个不同的术语来区分中心频率:使用字符 ω_0 表示 VCO 的中心频率,而使用字符 ω'_0 表示锁相环输入端的中心频率(弧度)。显然, ω_0 与 ω'_0 的关系可以表示为 $\omega'_0 = \omega_0 / N$ 。从图 2.1 中可以看出,与分频器输出信号相关的量均用特指符号“'”标识,如 u'_2, ω'_2 。当 VCO 没有工作在它的中心频率时($u_i \neq 0$),其输出信号频率(弧度)用 ω_2 表示。此时分频器频率用 ω'_2 表示,如图 2.1 所示。同样,我们有 $\omega'_2 = \omega_2 / N$ 。




图 2.1 混合信号锁相环框图。这里定义的符号整章通用。除 N 计数器为可选模块。

在这一章的后面会示例说明,一个锁相环的阶次(传输函数的极点数)等于环路滤波器的阶次加 1。大多数实用的锁相环电路都采用 1 阶环路滤波器,因此这些锁相环系统均为 2 阶系统。在少数情况下还可以不用环路滤波器,这样的锁相环系统是一阶系统。本章我们主要讲解 1 阶和 2 阶锁相环。对寄生边带(也称为“spurs”)抑制有较高要求时,需要使用高阶次环路。此时锁相环的设计人员就必须提供较高阶次的环路滤波器,如 2 阶、3 阶乃至 4

阶。因阶次增加将使环路滤波器的相移增加,所以高阶次的锁相环路容易变得不稳定。我们在另一章(第4章)将会讲述较高阶次(>2)的锁相环电路,给出如何设置高阶环路滤波器的零、极点位置,使锁相环系统稳定地工作。

正如1.1节的阐述,锁相环只是一个控制系统,作用于VCO,使信号 u'_2 的频率与信号 u_1 的频率达到一致;而且信号 u'_2 的相位与信号 u_1 的相位几乎相等,或者与后者有一个常数偏差。因此,锁相环可以当作一个相位信号的控制系统。因为在控制理论中较少见到相位信号,诸如电压、电流信号等,所以,我们会在2.2节比较详细地说明相位信号的本质。2.3节讨论锁相环组成模块的特性。

2.2 相位信号注解

通常借助传输函数 $H(s)$ 进行控制系统的动态分析。 $H(s)$ 表示系统输入和输出信号之间的关系;传统的电子网络中,输入输出分别以电压信号 $u_1(t)$ 和 $u_2(t)$ 表示,因而 $H(s)$ 可以表示为

$$H(s) = \frac{U_2(s)}{U_1(s)} \quad (2.1)$$

其中 $U_1(s)$ 和 $U_2(s)$ 分别是信号 $u_1(t)$ 和 $u_2(t)$ 的拉普拉斯变换, s 称为拉普拉斯算子。然而在锁相环系统中,输入输出均为相位信号,这是许多电子工程师不太熟悉的。

为了弄清楚相位信号究竟是什么,现在我们假设锁相环的输入、输出信号都是正弦波

$$\begin{aligned} u_1(t) &= U_{10} \sin[\omega_1 t + \theta_1(t)] \\ u'_2(t) &= U_{20} \sin[\omega'_2 t + \theta'_2(t)] \end{aligned} \quad (2.2)$$

这些信号携带的信息既不是幅度(U_{10} 或 U_{20}),也不是频率(ω_1 或 ω'_2),而是相位 $\theta_1(t)$ 和 $\theta'_2(t)$ 。(注意:因为我们使用字符 ω'_2 表示分频器的输出弧度频率(图2.1),用符号 θ'_2 而不是 θ_2 表示信号 u'_2 的相位; θ_2 用来表示VCO输出信号 u_2 的相位。)

现在考虑一些简单的相位信号。图2.2列出了一些常用来激励锁相环的相位信号 $\theta_1(t)$ 。图2.2(a)给出了最简单的情况:相位 $\theta_1(t)$ 在 $t=0$ 时刻,阶跃跳变,因此有

$$\theta_1(t) = \Delta\Phi \cdot u(t) \quad (2.3)$$

其中 $u(t)$ 为单位阶跃函数。这是一个相位调制的例子。下面我们来看一个频率调制的例子(图2.2(b))。假设 $t < 0$ 时参考信号的弧度频率为 ω'_0 。在 $t=0$ 时刻,弧度频率突然跳变,增量 $\Delta\omega$ 。因此, $t \geq 0$ 时参考信号可以由下式给出

$$u_1(t) = U_{10} \sin(\omega'_0 t + \Delta\omega t) = U_{10} \sin(\omega'_0 t + \theta_1) \quad (2.4)$$

这种情况中, $\theta_1(t)$ 可以写成

$$\theta_1(t) = \Delta\omega \cdot t \quad (2.5)$$

因此, $\theta_1(t)$ 是一斜坡信号。




图 2.2 锁相环的一些参考输入信号的典型激励函数。(a) 在 $t=0$ 时刻, 加入相位阶跃; $\theta_1(t) = \Delta\Phi \cdot u(t)$ 。

(b) 在 $t=0$ 时刻, 加入频率阶跃 $\Delta\omega$; $\theta_1(t) = \Delta\omega \cdot t$ 。(c) 在 $t=0$ 时刻, 开始频率斜升; $\theta_1(t) = \Delta\dot{\omega} \frac{t^2}{2}$ 。

最后一个例子, 考虑这样一个参考信号, 它在 $t < 0$ 时角频率为 ω'_0 , $t \geq 0$ 时角频率随时间线性增加。因此当 $t \geq 0$ 时, 它的角频率由下式给出

$$\omega_1(t) = \omega'_0 + \Delta\dot{\omega} t \quad (2.6)$$

其中 $\Delta\dot{\omega}$ 为角频率变化的速率。我们知道,信号的角频率定义为其相位对时间的一阶导数

$$\omega_1(t) = \frac{d\theta_1}{dt} \quad (2.7)$$

因此在 t 时刻,信号的相位为角频率在 $0 < \tau < t$ 时间段上的积分,其中 τ 表示逝去的时间。参考信号可以写成

$$u_1(t) = U_{10} \sin \int_0^t (\omega'_0 + \Delta\dot{\omega}\tau) d\tau = U_{10} \sin \left(\omega'_0 t + \Delta\dot{\omega} \frac{t^2}{2} \right) \quad (2.8)$$

所以,相应的相位信号可以表示为

$$\theta_1(t) = \Delta\dot{\omega} \frac{t^2}{2} \quad (2.9)$$

它是时间 t 的二次函数。

2.3 混合信号锁相环的组成模块

在图 2.1 中已经定义过锁相环的组成模块。在随后的章节里我们会讨论各种鉴相器、环路滤波器和受控振荡器,以及分频器的特性。

2.3.1 鉴相器

鉴相器是这样一种电路,它的输出信号与两个输入信号 u_1 和 u'_2 的相位差成比例(图 2.1)。很多种结构的电路都可以完成这种功能。在混合信号锁相环系统中,主要使用四种鉴相器。在锁相环的历史上,使用的第一种鉴相器是线性乘法器(也叫四象限乘法器)。当锁相环进入数字领域后,数字鉴相器变得很流行,例如异或门、边沿触发的 JK 触发器,以及称为鉴频/鉴相器的电路(PFD)。我们先讨论乘法鉴相器。

类型 1:乘法鉴相器。乘法鉴相器广泛应用于线性锁相环(LPLL)中。在一个线性锁相环里,大多数情况中,输入信号 u_1 是一个正弦波,表示为

$$u_1(t) = U_{10} \sin(\omega_1 t + \theta_1) \quad (2.10a)$$

其中 U_{10} 为信号幅度, ω_1 为弧度频率, θ_1 为相位。第二个输入信号 u'_2 (图 2.1) 通常是一个对称的方波信号(有时也称为沃尔氏函数)^[21],表示为

$$u'_2(t) = U_{20} \text{rect}(\omega'_2 t + \theta'_2) \quad (2.10b)$$

其中 rect 代表矩形(方波), U_{20} 为幅度, ω'_2 为弧度频率, θ'_2 为相位,如图 2.3 所示。图 2.3(a) 中的虚线正弦波其相位 $\theta_1 = 0$; 实线信号的相位 θ_1 不等于零。为使问题简单,这里假设相位相对于时间为常量。图 2.3(b) 中的虚线表示相位 $\theta'_2 = 0$ 的对称方波; 实线信号的相位不等于零。输入信号 u_1 和 u'_2 通过四象限乘法器相乘得到输出信号。为了简化分析,方波信号

采用它的傅里叶级数代替。于是,我们得到 $u_2'(t)$:




图 2.3 乘法鉴相器的输入信号。(a) 信号 $u_1(t)$ 为一个正弦波。虚线: 相位 $\theta_1 = 0$; 实线: 相位 $\theta_1 > 0$ 。

(b) 信号 $u_2'(t)$ 为一个对称方波信号。虚线: $\theta'_2 = 0$; 实线: $\theta'_2 > 0$ 。

$$u_2'(t) = U_{20} \left[\frac{4}{\pi} \cos(\omega_2' t + \theta_2') + \frac{4}{3\pi} \cos(3\omega_2' t + \theta_2') + \dots \right] \quad (2.11)$$

方括号里的第一项为基波分量; 剩余的项为奇次谐波。因此, 我们得到输出信号 $u_d(t)$

$$u_d(t) = u_1(t) \cdot u_2'(t) \\ = U_{10} U_{20} \sin(\omega_1 t + \theta_1) \left[\frac{4}{\pi} \cos(\omega_2' t + \theta_2') + \frac{4}{3\pi} \cos(3\omega_2' t + \theta_2') + \dots \right] \quad (2.12)$$

当锁相环锁定时, 频率 ω_1 和 ω_2' 相等, 则 $u_d(t)$ 变为:

$$u_d(t) = U_{10} U_{20} \left(\frac{2}{\pi} \sin \theta_e \dots \right) \quad (2.13)$$

其中 $\theta_e = \theta_1 - \theta_2'$ 为相位误差。这个序列的第一项为需要的“直流”分量, 而高频分量将会被环路滤波器滤除。令 $K_d = 2U_{10}U_{20}/\pi$, 忽略高频分量, 我们得到

$$u_d(t) \approx K_d \sin(\theta_e) \quad (2.14)$$

其中 K_d 称为鉴相器增益。如果相位误差较小, 正弦函数可以用其自变量替换, 因此我们有

$$u_d(t) \approx K_d \theta_e \quad (2.15)$$

这个公式代表鉴相器的线性模型。

K_d 的单位为弧度每伏(rad/V)。如前所示, K_d 与幅度 U_{10} 和 U_{20} 均成比例关系。通常

情况下 U_{20} 为常量,因此 K_d 为输入信号电平 U_{10} 的线性函数。如图 2.4 所示。由于乘法器在输出信号幅度接近电源电压的时候饱和,这个函数在大信号电平时变平坦, K_d 接近极限值。总结四象限乘法器的分析,我们可以说,在锁相环处于锁定状态时,鉴相器可表示为一个增益为 K_d 的零阶模块。




图 2.4 鉴相器增益 K_d 作为参考信号幅度 U_{10} 的函数。

为了完成乘法器型鉴相器的讨论,我们来看锁相环处于未锁定状态时的行为如何。当锁相环失锁时,弧度频率 ω_1 和 ω'_2 不相等。乘法器的输出信号可以写成

$$u_d(t) = K_d \sin(\omega_1 t - \omega'_2 t + \theta_1 - \theta'_2) + \text{高次谐波} \quad (2.16)$$

较高次的谐波几乎完全被环路滤波器滤除;所以还剩下一个频率等于 $\omega_1 - \omega'_2$ 的交流成分。由于输出信号为一个交流信号,我们会试图推断它的平均值等于零。这意味着环路滤波器的平均输出信号也将等于零(参见图 2.1)。这使得环路不可能获得锁定,因为 VCO 输出信号频率将永远呆在中心频率 ω_0 , 并且叠加了一个频率调制。但在 2.6.2 节“拉出范围 $\Delta\omega_{PO}$ ”中,我们将会看到,交流信号 $u_d(t)$ 是一个不对称的“正弦波”;即正半周和负半周波形不相同。因此,假设初始弧度频率差 $\omega_1 - \omega'_2$ 小于一个叫做“捕捉范围 $\Delta\omega_p$ ”的有限值,则存在一个非零的直流成分,牵引 VCO 的平均输出频率上升或下降,直到获得锁定。不管怎么说,我们要注意这个捕捉过程很慢。这一节的后面将会证明,另一种类型的鉴相器,所谓的鉴频/鉴相器,能够更快地获得锁定,因为它的输出信号不仅相位敏感,而且对频率也敏感(在未锁定状态时)。

我们继续讨论 EXOR 鉴相器(异或门)。

类型 2: EXOR 鉴相器。 EXOR 鉴相器(图 2.5)的工作原理与线性乘法器相似。DPLL 数字锁相环里的信号都是二进制信号,例如方波。这里,我们假定信号 u_1 和 u'_2 均为对称的方波。图 2.6 描绘了不同相位误差 θ_e 下 EXOR 鉴相器的波形。零相位误差时,信号 u_1 和 u'_2 的相位恰好相差 90° 时,如图 2.6(a)所示。那么,输出信号 u_d 为一个方波,其频率等于参考信号频率的两倍;信号 u_d 的占空比恰好是 50%。由于信号中的高频分量将被环路滤波器滤除,我们只需要考虑 u_d 的平均值,如图 2.6(a)中虚线所示。平均值(以 $\overline{u_d}$ 表示)等于两个逻辑电平的算术平均;如果 EXOR 使用不对称的 5V 电源供电,则 $\overline{u_d}$ 近似为 2.5V。这个电压值可以认为是 EXOR 的静态点,从现在开始我们就以 $\overline{u_d} = 0$ 表示这个点。当输出信号 u'_2 滞后于参考信号 u_1 时,根据定义,相位误差为正;这种情形如图 2.6(b)所示。