项目 3

由触发器构成的抢答器的制作

学习目标

(1) 能正确测量各种触发器的逻辑功能,记录测量结果并对结果作准确描述。

(2) 能借助资料读懂常用集成触发器产品的型号,明确各引脚功能。

(3) 会正确选用集成触发器产品及相互替代。

(4) 能判断和处理简单电路故障。

(5) 能撰写项目测试报告。

(6) 了解基本触发器的电路组成,理解触发器的记忆作用。

(7) 熟悉基本 RS 触发器、同步 RS 触发器、边沿 D 触发器、边沿 JK 等触发器的触发方式及逻辑功能。

(8) 掌握常用集成触发器的正确使用及相互转换。

工作任务

(1) 基本 RS 触发器逻辑功能测试。

(2) 同步 RS 触发器逻辑功能测试。

(3) 边沿 D 触发器、边沿 JK 触发器逻辑功能测试。

(4) 触发器相互转换逻辑功能测试。

(5) 四路抢答器的制作。

(6) 撰写项目测试报告。

抢答器的实物图如图 3.1 所示。



图 3.1　抢答器实物图

3.1　任务　基本 RS 触发器逻辑功能测试

3.1.1　知识点 1　触发器概述

触发器是组成时序逻辑电路的基本单元,它的显著特点是具有记忆功能,一个触发器能记住 1 位二值信号(0 或 1),n 个触发器组合在一起就能记忆 n 位二值信号。

与组合逻辑电路不同,触发器具有以下特点。

(1) 它有两个稳定状态

触发器有两个输出端，分别记作 Q、$\overline{Q}$，其状态是互补的；$Q=1$、$\overline{Q}=0$ 是一个稳定状态，称为 1 态；$Q=0$、$\overline{Q}=1$ 是另一个稳定状态，称为 0 态；其他情况如 $Q=\overline{Q}=0$ 或 $Q=\overline{Q}=1$，不满足互补的条件，称为不定状态，它既不能算作 0 态，也不能算作 1 态。

(2) 在外部信号作用下，触发器能从原来所处的一个稳态翻转成另一个稳态。

(3) 外部信号消失后，它仍能维持这一状态，即记住这一状态。

触发器的种类较多，根据电路结构形式的不同，触发器可分为基本触发器、时钟控制的触发器。后者又可分为电平触发和边沿触发两大类。根据逻辑功能的不同，触发器可分为 RS 触发器、JK 触发器、D 触发器、T 触发器和 T′触发器。

3.1.2　基本 RS 触发器逻辑功能测试

基本 RS 触发器逻辑功能测试的工作任务书如表 3.1 所示。

表 3.1　测试工作任务书

<table>
<tr><td>任务名称</td><td>基本 RS 触发器逻辑功能测试</td></tr>
<tr><td>任务要求</td><td>按测试步骤完成所有测试内容，并撰写测试报告</td></tr>
<tr><td>测试设备与器件</td><td>直流稳压电源 1 台，电平输出板 1 块，电平显示板 1 块，二输入四与非门 74LS00 1 块，连接导线若干</td></tr>
<tr><td>集成电路外引脚排列图</td><td> 

(74LS00 引脚排列图)</td></tr>
<tr><td>测试电路</td><td> 
</td></tr>
<tr><td>测试步骤</td><td>(1) 按上图连接好电路
(2) 接通电源，按测试数据表的顺序在 $\overline{S}$、$\overline{R}$ 端加信号，观察并记录 Q、$\overline{Q}$ 端状态填入测试数据表中
(3) 当 $\overline{S}$、$\overline{R}$ 都接低电平时，观察 Q、$\overline{Q}$ 端的状态。当 $\overline{S}$、$\overline{R}$ 同时由低电平跳为高电平时，注意观察 Q、$\overline{Q}$ 端，重复 3～5 次，看 Q、$\overline{Q}$ 端的状态是否相同</td></tr>
<tr><td>测试数据</td><td>
<table>
<tr><td>$\overline{S}$</td><td>$\overline{R}$</td><td>Q</td><td>$\overline{Q}$</td></tr>
<tr><td>0</td><td>1</td><td></td><td></td></tr>
<tr><td>1</td><td>1</td><td></td><td></td></tr>
<tr><td>1</td><td>0</td><td></td><td></td></tr>
<tr><td>1</td><td>1</td><td></td><td></td></tr>
<tr><td>0</td><td>0</td><td></td><td></td></tr>
</table>
</td></tr>
</table>

续表

结论	(1) 基本 RS 触发器当 $\overline{S}=0,\overline{R}=0$ 时，其状态为_____(0/1/不定)；当 $\overline{S}=0,\overline{R}=1$ 时，其状态为_____(0/1/不定)；当 $\overline{S}=1,\overline{R}=0$ 时，其状态为_____(0/1/不定)；当 $\overline{S}=1,\overline{R}=1$ 时，其状态与前一状态_____(相同/不同) (2) $\overline{S}$、$\overline{R}$ 同时由低电平跳为高电平，重复 3～5 次，Q、$\overline{Q}$ 端的状态_____(相同/不同)

3.1.3 知识点 2 基本 RS 触发器

基本 RS 触发器是各种触发器中最简单的一种，是构成其他触发器的基本单元。电路结构可由与非门构成，也可由或非门构成，下面讨论由与非门构成的基本 RS 触发器。

1. 电路组成及符号

由与非门构成的基本 RS 触发器电路如图 3.2(a)所示，它有两个输入端 $\overline{R}$ 和 $\overline{S}$(它们是低电平有效，符号 $\overline{R}$ 和 $\overline{S}$ 上的非号，就是反映这一概念的)。电路有两个互补的输出端 Q、$\overline{Q}$，它有 0 和 1 两个稳定状态。触发器的逻辑符号如图 3.2(b)所示。



(a) 原理图　　(b) 逻辑符号

图 3.2　基本 RS 触发器

2. 逻辑功能分析

Q^n 表示触发信号输入前触发器的状态，称为现态；Q^{n+1} 表示触发信号输入后触发器的状态，称为次态。触发器的功能可采用状态表、特征方程、状态转换图、波形图(时序图)来描述。

1) 状态表(见表 3.2)

(1) 当 $\overline{R}=1,\overline{S}=1$ 时，电路维持原来状态不变。

(2) 当 $\overline{R}=1,\overline{S}=0$ 时，由于 $\overline{S}=0$，则门 G_1 输出 $Q=1$，而门 G_2 的两个输入全为 1，其输出 $\overline{Q}=0$，触发器置 1 状态。

(3) 当 $\overline{R}=0,\overline{S}=1$ 时，由于 $\overline{R}=0$，则门 G_2 输出 $\overline{Q}=1$，而门 G_1 的两个输入全为 1，其输出 $Q=0$，触发器置 0 状态。

(4) 当 $\overline{R}=0,\overline{S}=0$ 时，此时 $Q=\overline{Q}=1$，两者不是互补的，既不是定义的 1 状态，也不是定义的 0 状态。

另外，当 $\overline{R}=\overline{S}$ 的有效低电平消失后，门 G_1、G_2 的输出都要由 1 向 0 转换，这要看哪一个门的传输延迟时间 t_{pd} 短。若门 G_1 的 t_{pd} 短，它首先翻转，即 Q 首先由 1 变 0，反馈到 G_2 门的输入，使其输出 $\overline{Q}=1$，电路变为 0 态。反之，若门 G_2 的 t_{pd} 短，根据类似的推理，电路将变为 1 态。由于在设计和分析电路时，无法事先估计两个门的传输时间的长短，也就无法判断在 $\overline{R}$、$\overline{S}$ 同时变为高电平后，触发器到底是变成 1 态还是 0 态。

表 3.2　状态表

$\overline{R}$	$\overline{S}$	Q^n	Q^{n+1}	说　明
0	0	0 1	× ×	状态不定
0	1	0 1	0 0	置 0
1	0	0 1	1 1	置 1
1	1	0 1	0 1	状态不变

因此 $\overline{R}=\overline{S}=0$ 时，电路状态是不定的，这是不允许的。

综上所述，基本 RS 触发器有置 1、置 0、保持三种功能，并且要求输入信号 $\overline{R}$、$\overline{S}$ 不能同时为 0，即满足 $\overline{R}+\overline{S}=1$ 的约束条件。

2）特征方程

根据表 3.2 画出卡诺图如图 3.3 所示。经化简后可得到基本 RS 触发器的特征方程。

$$Q^{n+1}=S+\overline{R}Q^n$$

$$\overline{R}+\overline{S}=1(\text{约束条件})$$



图 3.3　卡诺图

3）状态转换图（简称状态图）

触发器的状态转换可用状态转换图来表示，如图 3.4 所示。图中两个圆圈表示触发器的两个状态，0 态和 1 态，箭头表示状态转换的方向，箭头旁边标注的触发信号取值表示状态转换的条件。

4）波形图（时序图）

如图 3.5 所示，触发器初态为 0。画波形图时，对应一个时刻，时刻以前为 Q^n，时刻以后为 Q^{n+1}。画图时应根据状态表来确定各个时间段 Q 与 $\overline{Q}$ 的状态。



图 3.4　状态转换图



图 3.5　波形图

3. 基本 RS 触发器的应用——消抖动开关电路

常用的开关一般是由机械接触实现开关的闭合和断开的，由于机械触点有弹性，这就决定了当它闭合时产生抖动的问题，反映在电信号上将产生不规则的脉冲信号，如图 3.6(b)所示。如果将开关接到基本 RS 触发器的 $\overline{R}$、$\overline{S}$ 端，如图 3.6(a)所示，从其 Q 端输出，就可消除这一现象。

消抖动电路的工作原理：当开关向下时，$\overline{R}$ 为高电平，$\overline{S}$ 通过开关触点接地，但由于机械触点存在抖动现象，$\overline{S}$ 端不是一个稳定的低电平，而是有一段时高时低的不规则脉冲



图 3.6 消抖动开关电路

出现。但在开关打下的瞬间，$\overline{S}$ 为低电平，此时 $\overline{R}=1$、$\overline{S}=0$，触发器置“1”，输出 $Q=1$。如果由于开关的抖动使 $\overline{S}$ 变为高电平，但由于 $\overline{R}=1$、$\overline{S}=1$，此时触发器保持原来的“1”状态。因此，尽管由于开关的抖动使电信号产生了不规则的脉冲，但输出波形却为稳定的无瞬时抖动的脉冲信号。

4. 基本 RS 触发器的特点和用途

基本 RS 触发器的电路结构简单，是构成其他功能触发器的必不可少的组成部分。它具有置 1、置 0、保持三种功能。

基本 RS 触发器可用作数码寄存器、消抖动开关、单次脉冲发生器，或用作脉冲变换电路等。

由于触发器的输入端 $\overline{R}$、$\overline{S}$ 之间有约束，所以不允许将两者连在一起作为计数输入。

3.2 任务 同步 RS 触发器逻辑功能测试

3.2.1 同步 RS 触发器逻辑功能测试

同步 RS 触发器逻辑功能测试的工作任务书如表 3.3 所示。

表 3.3 测试工作任务书

任务名称	同步 RS 触发器逻辑功能测试
任务要求	按测试步骤完成所有测试内容，并撰写测试报告
测试设备与器件	直流稳压电源 1 台，电平输出板 1 块，电平显示板 1 块，二输入四与非门 74LS00 1 块，四输入二与非门 74LS20 1 块，连接导线若干
集成电路外引脚排列图	 (74LS20 引脚排列图)

续表

<table>
<tr><td>测试电路</td><td> 
</td></tr>
<tr><td>测试步骤</td><td>(1) 按上图连接好电路
(2) 将 CP、R、S 端接电平输出板，Q、$\overline{Q}$ 端接电平显示板，按测试数据表的顺序在 R、S 端加信号，观察并记录 Q、$\overline{Q}$ 端状态填入表中</td></tr>
<tr><td>测试数据</td><td>
<table>
<tr><th>CP</th><th>R</th><th>S</th><th>Q^n</th><th>Q^{n+1}</th><th>$\overline{Q^{n+1}}$</th></tr>
<tr><td rowspan="2">0</td><td rowspan="2">×</td><td rowspan="2">×</td><td>0</td><td></td><td></td></tr>
<tr><td>1</td><td></td><td></td></tr>
<tr><td rowspan="2">1</td><td rowspan="2">0</td><td rowspan="2">0</td><td>0</td><td></td><td></td></tr>
<tr><td>1</td><td></td><td></td></tr>
<tr><td rowspan="2">1</td><td rowspan="2">0</td><td rowspan="2">1</td><td>0</td><td></td><td></td></tr>
<tr><td>1</td><td></td><td></td></tr>
<tr><td rowspan="2">1</td><td rowspan="2">1</td><td rowspan="2">0</td><td>0</td><td></td><td></td></tr>
<tr><td>1</td><td></td><td></td></tr>
<tr><td rowspan="2">1</td><td rowspan="2">1</td><td rowspan="2">1</td><td>0</td><td></td><td></td></tr>
<tr><td>1</td><td></td><td></td></tr>
</table>
</td></tr>
<tr><td>结论</td><td>(1) 同步 RS 触发器当 $CP=0$、$R=\times$、$S=\times$ 时，其功能为_____(置 0/置 1/保持/不定)
(2) 同步 RS 触发器当 $CP=1$、$R=0$、$S=0$ 时，其功能为_____(置 0/置 1/保持/不定)；当 $CP=1$、$S=0$、$R=1$ 时，其功能为_____(置 0/置 1/保持/不定)；当 $CP=1$、$S=1$、$R=0$ 时，其功能为_____(置 0/置 1/保持/不定)；当 $CP=1$、$S=1$，$R=1$ 时，其功能为_____(置 0/置 1/保持/不定)</td></tr>
</table>

3.2.2　知识点　同步 RS 触发器

在数字系统中，为了协调各部分的工作状态，需要由时钟 CP 来控制触发器按一定的节拍同步动作，由时钟脉冲控制的触发器称为时钟触发器。时钟触发器可分为同步触发器、主从触发器和边沿触发器。这里讨论同步 RS 触发器。

1. 电路组成及符号

同步 RS 触发器是在基本 RS 触发器的基础上增加两个控制门及一个控制信号，让输入信号经过控制门传送，原理图如图 3.7(a)所示。

与非门 G_1、G_2 组成基本 RS 触发器，与非门 G_3、G_4 是控制门，控制信号 CP 称为时钟脉冲信号，它控制控制门 G_3、G_4 的开通和关闭。逻辑符号如图 3.7(b)所示。



(a) 原理图　　(b) 逻辑符号

图 3.7　同步 RS 触发器

2. 逻辑功能分析

1）状态表

（1）当 $CP=0$ 时，无论 R 和 S 是什么信号，G_3 和 G_4 门输出均为 1，处于被封锁状态，由 G_1、G_2 门构成的基本 RS 触发器因输入信号全为 1 而保持原状态不变。

（2）当 $CP=1$ 时，G_3 和 G_4 门被打开，输出由 R、S 决定，触发器的状态随输入信号 R、S 的不同而不同。

根据与非门和基本 RS 触发器的逻辑功能，可得出同步 RS 触发器状态表如表 3.4 所示。

表 3.4　状态表

CP	R	S	Q^n	Q^{n+1}	说　明
0	×	×	0 1	0 1	状态不变
1	0	0	0 1	0 1	状态不变
1	0	1	0 1	1 1	置 1
1	1	0	0 1	0 0	置 0
1	1	1	0 1	× ×	状态不定

2）特征方程

根据表 3.4 画出卡诺图如图 3.8 所示，经化简后可得到同步 RS 触发器的特征方程。

$$Q^{n+1} = S + \overline{R}Q^n$$

$$RS = 0（约束条件）$$

3）状态转换图

根据状态表 3.4 画出状态转换图，如图 3.9 所示。



图 3.8　卡诺图



图 3.9　状态转换图

4）波形图

在如图 3.7(a)所示电路中，加到 R、S 端的信号波形如图 3.10 所示，则 Q、$\overline{Q}$ 端波形如图 3.10 所示(设触发器初态为 0)。

同步 RS 触发器的状态转换分别由 R、S 和 CP 控制，其中 R、S 控制状态转换的方向，CP 控制状态转换的时刻。在 $CP=0$ 时，触发器不接收信号，保持其状态不变；而当 $CP=1$ 时，触发器接收输入信号 R、S，并随其变化而作相应的变化。

3. 同步触发器存在的问题——空翻

在 $CP=1$ 期间，输入信号多次变化，触发器的状态也随之多次变化(见图 3.11)，这种现象叫空翻。



图 3.10　波形图



图 3.11　波形图

同步触发器由于 CP 有效时间过长，出现了空翻现象，使触发器的应用受到了限制。

3.3　任务　边沿触发器逻辑功能测试

3.3.1　边沿 JK 触发器逻辑功能测试

边沿 JK 触发器逻辑功能测试的工作任务书如表 3.5 所示。

表 3.5　测试工作任务书

任务名称	边沿 JK 触发器逻辑功能测试
任务要求	按测试步骤完成所有测试内容，并撰写测试报告
测试设备与器件	直流稳压电源 1 台，电平输出板 1 块，电平显示板 1 块，集成电路板 74LS112（双 JK 触发器）1 块，点脉冲输出板 1 块，连接导线若干
集成电路外引脚排列图	
测试步骤	(1) 将 $1\overline{S_D}$、$1\overline{R_D}$、$1J$、$1K$ 端接电平输出板，$1CP$ 端接点脉冲输出板，$1Q$、$1\overline{Q}$ 端接电平显示板，16 脚接 V_{CC}，8 脚接 GND，接通电源 (2) 将 $1\overline{S_D}$ 接低电平，$1\overline{R_D}$ 接高电平，改变 J、K、CP（分别置高电平或低电平），观察输出 Q 和 $\overline{Q}$ 的变化，将观察结果记入测试数据表中 (3) 将 $1\overline{S_D}$ 接高电平，$1\overline{R_D}$ 接低电平，改变 J、K、CP（分别置高电平或低电平），观察输出 Q 和 $\overline{Q}$ 的变化，将观察结果记入测试数据表中 (4) 将 $1\overline{S_D}$ 和 $1\overline{R_D}$ 接高电平，按测试数据表的顺序输入信号，观察并记录 Q、$\overline{Q}$ 端状态，并记入测试数据表中
测试数据	

$\overline{S_D}$	$\overline{R_D}$	CP	J	K	Q^n	Q^{n+1}	$\overline{Q^{n+1}}$
0	1	×	×	×	×		
1	0	×	×	×	×		
1	1	0→1	0	0	0		
					1		
1	1	1→0	0	0	0		
					1		
1	1	0→1	0	1	0		
					1		
1	1	1→0	0	1	0		
					1		
1	1	0→1	1	0	0		
					1		
1	1	1→0	1	0	0		
					1		
1	1	0→1	1	1	0		
					1		
1	1	1→0	1	1	0		
					1		

续表

结论	(1) 1 $\overline{R_D}$为_____(清零/置数)端，_____(低电平/高电平)有效，1 $\overline{S_D}$为_____。(清零/置数)端，_____(低电平/高电平)有效。为了使输出为 0 状态($Q=0$、$\overline{Q}=1$)，则 1 $\overline{R_D}$应接_____(高/低)电平，1 $\overline{S_D}$应接_____(高/低)电平。为了使输出为 1 状态($Q=1$、$\overline{Q}=0$)，则 1 $\overline{R_D}$应接_____(高/低)电平，1 $\overline{S_D}$应接_____(高/低)电平 (2) $\overline{R_D}=\overline{S_D}=1$，$CP$ 由 1→0。$J=0$、$K=0$ 时，JK 触发器具有_____功能(置 0/置 1/保持/翻转)；$J=0$、$K=1$ 时，JK 触发器具有_____功能(置 0/置 1/保持/翻转)；$J=1$、$K=0$ 时，JK 触发器具有_____功能(置 0/置 1/保持/翻转)；$J=1$、$K=1$ 时，JK 触发器具有_____功能(置 0/置 1/保持/翻转) (3) JK 触发器 74LS112 是 CP _____(上升沿/下降沿)有效的触发器

3.3.2　知识点 1　边沿 JK 触发器

边沿触发器是在时钟信号 CP 上升沿或下降沿到来瞬间，触发器才根据输入信号改变输出状态，而在时钟信号 CP 的其他时刻，触发器将保持输出状态不变，从而防止了空翻。

1. 逻辑符号

边沿 JK 触发器的逻辑符号如图 3.12 所示。



(a) CP上升沿有效　　(b) CP下降沿有效

图 3.12　逻辑符号

2. 逻辑功能分析

(1) 状态表

边沿 JK 触发器的状态表如表 3.6 所示。

表 3.6　状态表

J	K	Q^n	Q^{n+1}	说明
0	0	0 1	0 1	保持
0	1	0 1	0 0	置 0
1	0	0 1	1 1	置 1
1	1	0 1	1 0	取反

(2) 特征方程

根据状态表可得 JK 触发器的特征方程：$Q^{n+1}=J\overline{Q^n}+\overline{K}Q^n$。