第5章 运算放大器电路 到目前为止，研究了包括共射电路、射极跟随器电路以及差分放大电路等在内的基本电路结构，同时也对电路分析和设计中所用到的基本概念进行了简单讨论，如偏置技术、频率响应以及反馈等。本章将学习由以上电路结构组合而成并且可以制作成集成电路的更大、更复杂的模拟电路。运算放大器是电子系统中应用最为广泛的电路，所以本章将集中讨论几种运算放大器电路。 第1章已经对理想运算放大器做了介绍。本章将分析和设计运算放大器的电路，以了解如何将各种不同的电路结构组合在一起，构成接近于理想的运算放大器。 预览 在本章，将：  讨论运算放大器电路的通用设计准则。  描述和分析经典741双极型运算放大器电路的直流和交流特性。  描述和分析CMOS运算放大器电路的直流和交流特性。  描述和分析BiCMOS运算放大器电路的直流和交流特性。  描述两种混合JFET运算放大器电路的特性。  作用一个应用，设计一个两级CMOS运放，与给定的输出级相匹配。 5.1通用运放电路的设计 目标： 讨论运算放大器电路的通用设计准则。 运算放大器通常为如图5.1所示的三级电路，并且通常制作成集成电路。第一级为差分放大电路，第二级提供额外的电 压增益，而第三级则用来提供电流增益和低输出电阻。如第4章所述，第二级往往包含一个起频率补偿作用的反馈电容。在某些情况下，特别是在MOSFET运放电路中，仅仅使用前两级电路。 图5.1运算放大器的一般框图 前面多次提到过运放。第1章利用理想运放模型分析并设计运放电路。第2章介绍电流源偏置，并引入有源负载。第3章研究电流源偏置的有源负载差分放大电路，同时还介绍了常常用作第二级增益级的双极型复合管电路。现在，这些独立的电路单元将组合在一起，构成运算放大器。 第1章分析和设计了理想运算放大器电路。本章将看到的实际运放表现出与理想运放不同的特性。一旦对这些实际运放电路进行分析，并确定了它们的某些非理想特性，第6章就将研究这些非理想特性对运放电路的影响。 5.1.1通用设计准则 运算放大器电路的各级均为直接耦合，既没有耦合电容，也不存在旁路电容。这些类型的电容会在集成电路芯片上占据很大的芯片面积，所以并不现实。此外，还要避免在集成电路中使用50kΩ以上的电阻，因为大电阻同样也会占据很大的芯片面积，同时还会引入寄生效应。运放电路设计中使用特性相匹配的晶体管。 利用前面章节所学知识，可以开始设计一个简单的双极型运算放大器。图5.2给出电路的一般结构。第一级为晶体管Q1和Q2组成的差分放大电路，由晶体管Q3和Q4以及电阻R2组成的维德拉电流源提供偏置，并使用三晶体管有源负载。假设所有晶体管均匹配，晶体管Q6的集电极直流电压期望为正偏置电压减去两个基极发射极间压降。因此，构成第二级的达林顿对管Q8和Q9必须偏置合适。Q4、Q10以及电阻R3组成的维德拉电流源为晶体管Q8提供偏置电流。输出级为晶体管Q11和Q12组成的互补推挽式射极跟随器电路。 图5.2一个简单的双极型运算放大器 通过二极管D1和D2来消除交越失真。射极跟随器电路提供低输出电阻，所以运算放大器在驱动负载时可以将负载效应最小化。略微改变电阻R3，就可以改变流过晶体管Q10和Q8的电流，进而改变这些晶体管的集电极发射极间电压。于是，电路的这一部分用作直流电压偏移电路，它可以在输入信号为零时，将输出信号vO调节为零。 基于之前得到的结果，期望第一级的差模电压增益范围为102~103，具体大小取决于特定的晶体管参数； 期望第二级的电压增益也在102~103的范围。输出级的射极跟随器的电压增益基本上为1。于是，运算放大器的总电压增益期望值为104~106。根据第1章的学习，为了使得电路基本上为理想运算放大器，对电压增益的大小是有要求的。 利用MOS晶体管，可以设计类似的运放电路。通常，BJT电路的电压增益较高，而MOSFET电路的输入电阻较大。因此，具体采用双极型晶体管还是MOSFET设计，很大程度上依赖于运算放大器的具体应用。 5.1.2电路元件匹配 集成电路的设计直接与在芯片上制作几乎具有相同特性的晶体管的能力有关。在第2章分析镜像电流源和第3章分析差分放大电路时，都曾经假设给定电路中的晶体管相互匹配。当晶体管的参数相同时，称为晶体管匹配。对于双极型晶体管，这些参数包括IS、β和VA。回顾一下，IS包括半导体材料的电气参数和基极发射极PN结的截面积(几何参数)。对于NMOS晶体管，这些参数包括VTN、Kn和λn； 而对于PMOS晶体管，这些相应的参数也必须相同。再回顾一下，Kn包含半导体参数和晶体管的宽长比(几何参数)。 由于制造工艺的分散性，不同的集成电路芯片之间，晶体管参数的绝对值可能会有很大差异(高达±25%)。然而，在同一集成电路芯片上，相邻或相近晶体管的参数十分接近，只相差百分之零点几。通常，放大器的设计更多考虑的是晶体管参数的比值和电阻参数的比值，而并非其绝对值。鉴于以上原因，本章所讲述的运算放大器可以制作成IC，但几乎不可能用分立电路元件来实现。 理解测试题5.1利用计算机仿真，求解如图5.2所示双极型运放电路的直流电压和电流。使用合理的电阻值。调整R3的大小，使得输入电压为零时输出电压也接近为零。 理解测试题5.2观察图5.2所示的有源负载和电流源偏置基本双极型差分放大电路。利用计算机仿真，观察当晶体管Q1和Q2、Q5和Q6轻微失配时，晶体管Q2集电极电压的变化。 5.2双极型运算放大器电路 目标： 描述和分析经典的741双极型运算放大器电路的直流特性和交流特性。 自1966年以来，很多半导体器件厂商都生产741运放。自那时以来，运放的设计得到很多改进，但741仍然是广为使用的通用型运放。虽然741运放的设计已经相当陈旧，它仍然可为通用电路结构的描述以及详细的直流和小信号分析提供有用的示例。根据交流分析，可以得到电路的电压增益和频率响应。 5.2.1电路概述 图5.3给出741运放的等效电路。为便于分析，将整个电路划分为几个基本电路，并逐一进行分析。 图5.3741运放的等效电路 和大多数运放一样，741运放也由三级电路组成： 差分放大电路输入级、增益级和输出级。图5.3中同时给出单独的偏置电路，它为整个电路提供偏置电流。和大多数运放一样，741运放也采用正负电源偏置。这样，可以免于使用输入耦合电容，也意味着这个电路同时也是直流放大电路。当差模输入信号为零时，直流输出电压也为零。虽然输入电源电压可以低达±5V，电源电压的典型值为V+=15V和V-=-15V。 1. 输入级差分放大电路 输入级差分放大电路比以前分析过的要复杂得多。输入级包含晶体管Q1~Q7，它们由晶体管Q8~Q12提供偏置。两个输入晶体管Q1和Q2构成射极跟随器，使电路具有较高的输入电阻。Q1和Q2的差分输出电流作为晶体管Q3和Q4组成的共基放大电路的输入，可以获得相对较高的电压增益。 晶体管Q5、Q6和Q7以及电阻R1、R2和R3组成差分放大电路的有源负载。从晶体管Q4和Q6的公共集电极单端输出，作为下一级增益级的输入信号。 晶体管Q6集电极的直流输出电压低于晶体管Q1和Q2的基极电压。当信号经过运放时，直流电平多次平移。通过设计，当差模输入信号为零时，输出端的直流电压也为零。适当调节输入级的两个调零端子，可以获得这个设计目标。调零技术及相关电路将在第6章详细讨论。 直流电流偏置始于二极管接法的晶体管Q12和Q11以及电阻R5。晶体管Q11和Q10以及电阻R4构成维德拉电流源，为公共基极晶体管Q3和Q4以及Q9和Q8构成的镜像电流源提供偏置电流。 晶体管Q3和Q4为横向PNP型器件，所谓横向是指晶体管的制作工艺和几何特性。尽管横向PNP型晶体管比NPN型晶体管的电流增益小，但是它的耐压高，因而可以保护晶体管，防止电压击穿。 图5.4（a）所示为用作差分放大电路输入的基本共射差分放大电路。若输入电压V1接到15V的电源电压，V2接地，则Q2的BE结反向偏置，反向电压约为14.3V。由于NPN型晶体管BE结的击穿电压范围为3~6V，所以图5.4（a）中的晶体管Q2可能被反向击穿而彻底损坏。 图5.4输入较大差分电压的电路 （a） 输入较大差分电压的基本共射差分放大电路； (b)输入较大差分电压的741输入级 相比之下，图5.4(b)所示为具有相同输入电压的741运放的输入级。晶体管Q1和Q3的BE结正向偏置，这意味着Q2和Q4的串联BE结反向偏置，反向电压约为13.6V。通常，横向PNP型晶体管的BE结击穿电压约为50V，这意味着对于这种输入电压极性，晶体管Q4的BE结可以为差分放大级提供必要的击穿保护。 2. 增益级 第二级，即增益级电路，包括晶体管Q16和Q17。晶体管Q16用作射极跟随器，因此，增益级的输入电阻非常大。如前所述，增益级的较大输入电阻可以将差分放大级的负载效应最小化。 晶体管Q13等效为两个晶体管并联，有公共基极和发射极。晶体管Q13A的面积为Q12的1/4，晶体管Q13B的面积为Q12的3/4。晶体管Q13B既为Q17提供偏置电流，又作为有源负载来产生较高的电压增益。晶体管Q17接成共射电路，因此，Q17的集电极电压为输出级的输入信号。信号通过增益级时，直流电平再次平移。 741运放通过在增益级的输出端和输入端之间链接反馈电容C1进行内部补偿。密勒补偿技术确保741运放构成稳定的反馈电路。 3. 输出级 当用于驱动较大的负载电流时，运放的输出级必须具备较小的输出电阻和较大的电流增益。因此，输出级为互补晶体管Q14和Q20组成的射极跟随器对甲乙类功率放大电路。 增益级的输出连接到晶体管Q22的基极，Q22用作射极跟随器，提供非常大的输入电阻。因此，增益级受输出级的负载效应影响很小。晶体管Q13A为晶体管Q22、Q18以及Q19提供偏置电流，用于建立输出晶体管Q14和Q20的静态偏置电流。晶体管Q15和Q21为短路保护器件。通常这些晶体管截止，它们只在输出意外接地导致很大的输出电流时才导通。5.2.2节将研究输出级的特性。 表5.1给出741运放的缩略数据手册。在本章的讨论中，将把分析结果与表中的数据进行比较。附录B给出741运放的详细数据手册。 表5.1741的数据（T＝300K，电源电压为±15V） 参数最小值典型值最大值 输入偏置电流/nA80500 差模输入电阻/MΩ0.32.0 输入电容/pF1.4 输出短路电流/mA25 开环增益（RL≥2kΩ）50000200000 输出电阻/Ω75 单位增益频率/MHz1 5.2.2直流分析 本节将分析741运放的直流特性，求出直流偏置电流。假设同相和反相输入端均接地，直流电源电压为V+=15V和V-=-15V。作为近似，假设NPN型晶体管的VBE=0.6V，PNP型晶体管的VEB=0.6V。尽管在特殊的时候会考虑基极电流的影响，在大多数直流计算中都忽略基极直流电流。 图5.5741运算放大器的偏置电路和输入级部分 1. 偏置电路和输入级 图5.5所示为741运放的偏置电路和输入级部分。晶体管Q11、Q12以及电阻R5组成偏置电路，提供基准电流 IREF=V+-VEB12-VBE11-V-R5（5.1） 晶体管Q11和Q10以及电阻R4构成维德拉电流源。因此，电流IC10可由下式求得 IC10R4=VTlnIREFIC10（5.2） 其中VT为热力学温度T的电压当量，假设晶体管Q10和Q11相互匹配。 忽略基极电流，可得IC8=IC9=IC10。于是晶体管Q1~Q4的静态集电极电流为 IC1=IC2=IC3=IC4=IC102（5.3） 假设输入级的直流电流严格平衡，则Q6的集电极电压，即第二级的输入，与Q5的集电极电压相等 VC6=VBE7+VBE6+IC6R2+V-（5.4） 如前所述，直流电平通过运放得到平移。 例题5.1计算741运放偏置电路和输入级的直流偏置电流。已知偏置电路和输入级如图5.5所示。 解： 根据式(5.1)，基准电流为 IREF=V+-VEB12-VBE11-V-R5=15-0.6-0.6-（-15）40=0.72mA 由式(5.2)，可得电流IC10为 IC10（5）=0.026ln0.72IC10 利用试凑，可得IC10=19μA。于是，输入级的偏置电流为 IC1=IC2=IC3=IC4=9.5μA 根据式(5.4)，晶体管Q6的集电极电压为 VC6=VBE7+VBE6+IC6R2+V-=0.6+0.6+0.0095×1+（-15） 即 VC6≈-13.8V 点评： 输入级的偏置电流很小，同相端和反相端的基极电流通常为纳安数量级。小的偏置电流意味着差分输入电阻很大。 练习题5.1图5.5所示为741运放的输入级和偏置电路。将电阻R5变为R5=25kΩ，偏置电压为V+=5V和V-=-5V。假设VBE(on)=VEB(on)=0.6V，并忽略基极电流。求解电流IREF、IC10、IC1和IC2。 答案： IREF=0.352mA，IC10=16μA，IC1=IC2=8μA。 图5.6放大的741运放输入级， 标出基极电流 横向PNP型晶体管Q3、Q4、Q8和Q9的晶体管电流增益可能相对较小，这意味着这些晶体管中的基极电流不可忽略。为了求解基极电流对电路的影响，观察图5.6所示放大的输入级。仍然假设NPN型晶体管的基极电流可以忽略。电流IC10为晶体管Q3和Q4提供基极电流，进而建立发射极电流(图中标为I)。在Q8的集电极，有 2I=IC8+2IC9βp=IC91+2βp（5.5） 由于Q8和Q9相互匹配，IC8=IC9，于是 IC10=2I1+βp+IC9=2I1+βp+2I1+2βp =2Iβ2p+2βp+2β2p+3βp+2（5.6） 即使PNP型晶体管的基极电流不能忽略，根据式(5.6)，Q1和Q2中的偏置电流非常接近于 I=IC102（5.7） 这个基极电流基本上与式(5.3)中的原始假设一致。 2. 增益级 图5.7所示为偏置电路的基准部分和增益级。基准电流由式(5.1)给出。晶体管Q12和Q13构成镜像电流源，Q13B的大小为Q12的0.75倍。忽略基极电流，于是电流IC13B为 IC13B=0.75IREF（5.8） Q16的发射极电流是Q17基极电流与电阻R9中的电流之和，为 IC16≈IE16=IB17+IE17R8+VBE17R9（5.9） 例题5.2计算图5.7所示741运放增益级的偏置电流，假设偏置电压为±15V。 图5.7741运放的基准源电路和增益级 解： 在例题5.1中，已求得基准电流IREF=0.72mA。根据式(5.8)，Q17的集电极电流为 IC17=IC13B=0.75IREF=0.75×0.72=0.54mA 假设NPN型晶体管的β=200，则根据式(5.9)，Q16的集电极电流为 IC16≈IB17+IE17R8+VBE17R9=0.54200+0.54×0.1+0.650 即 IC16=15.8μA 点评： Q16与电阻R9串联支路的小偏置电流，确保增益级的输入电阻很大，它使得差分放大电路输入级的负载效应很小。偏置电流很小也意味着Q16的基极电流可以忽略，就像输入级直流分析中所假设的那样。 练习题5.2若偏置电压为±5V，重复例题5.2。 答案： IREF=0.22mA，IC17=0.165mA，IC16=13.2μA。 3. 输出级 图5.8所示为741运放的基本输出级。Q13A提供偏置电流IBias，输入信号加在Q22的基极，Q22用作射极跟随器。Q18和Q19在Q14和Q20的基极之间建立两个BE电压降，使得Q14和Q20偏置在“微导通”状态。这个VBB电压为Q14和Q20产生静态集电极电流。当输入端没有信号时，将Q14和Q20偏置在导通状态，确保运放的输入端加信号时运放的输出信号为线性响应。 图5.8741运放的基本输出级，标出电流和电压 Q13A的集电极面积为Q12的0.25倍。忽略基极电流，则电流IC13A为 IC13A=0.25IREF=IBias（5.10） 其中IREF由式(5.1)给出。忽略基极电流，Q22的集电极电流也等于IBias。于是晶体管Q18的集电极电流为 IC18≈VBE19R10（5.11） 因此 IC19=IBias-IC18（5.12） 例题5.3计算741运放输出级的偏置电流。图5.8所示的输出级中，假设Q18和Q19的反向饱和电流IS=10-14A，而Q14和Q20的反向饱和电流IS=3×10-14A。忽略基极电流。 解： 根据例题5.1，基准电流为IREF=0.72mA，于是电流IC13A为 IC13A=（0.25）IREF=0.25×0.72=0.18mA≈IBias 假设VBE19=0.6V，于是电阻R10中的电流为 IR10=VBE19R10=0.650=0.012mA Q19的集电极电流为 IC19≈IE19=IC13A-IR10=0.18-0.012=0.168mA 对于集电极电流的这个值，Q19的BE间电压为 VBE19=VTlnIC19IS=0.026×ln0.168×10-310-14=0.612V 这与假设的0.6V非常接近。假设NPN型晶体管的βn=200，则Q19的基极电流为 IB19=IC19βn=168μA200=0.84μA 于是Q18的集电极电流为 IC18≈IE18=IR10+IB19=12+0.84=12.84μA 所以Q18的BE间电压为 VBE18=VTlnIC18IS=0.026×ln12.84×10-610-14=0.545V 于是压差VBB为 VBB=VBE18+VBE19=0.545+0.612=1.157V 由于输出晶体管Q14和Q20相同，每个BE结的电压为VBB的一半。因此Q14和Q20的静态电流为 IC14=IC20=ISe（VBB/2）/VT=3×10-14e（1.157/2）/0.026 即 IC14=IC20=138μA 点评： BE结电压用0.6V的折线化近似，并不能求得Q14和Q20的静态电流。由于输出晶体管的发射结面积比其他晶体管的大，且输出晶体管偏置在较低的静态电流值，为了进行更为精确的分析，需要使用指数关系。 练习题5.3当IREF=0.50mA，V+=5V和V-=-5V时，计算741运放输出级的偏置电流IC13A、IR10、IC19、IC18和IC14。所有其他参数与例题5.3相同。 答案： IC13A=0.125mA，IR10=0.012mA，IC19=0.113mA，IC18=12.565μA，IC14=0.113mA。 随着输入信号vI的增加，由于VBB电压保持不变，Q14的基极电压升高，输出电压几乎以同样的速率随输入信号增加。当vI减小时，Q20的基极电压降低，输出电压也以同样的速率随输入信号下降。输出级的小信号电压增益为基本上为1。 4. 短路保护电路 输出级包括很多晶体管，它们在运放正常工作时截止。当加了输入信号，使得输出端为正电压时，如果输出端意外接地，输出晶体管Q14中将会流过很大的电流。电流过大产生的热量会将晶体管烧坏。 图5.9所示为带短路保护器件的741运放的完整输出级。短路时，电阻R6和晶体管Q15限制Q14中的电流。当Q14中的电流达到20mA时，电阻R6上的压降为540mV，使得Q15导通。随着Q15的导通，进入Q14 图5.9带短路保护器件的741运放的输出级 基极的电流因Q15集电极的分流而大大减小。于是Q14的基极电流被限制在一个最大值，这将限制其集电极电流。 与上述方式相同，Q20的最大电流受元件R7、Q21和Q24的限制。大的输出电流引起电阻R7两端的压降，它足以使得Q21导通。晶体管Q21和Q24可以从Q20分流多余的电流，使这个输出晶体管得到保护。 5.2.3小信号分析 可以将总电路分解为几个基本电路，并利用之前得到的结果，分析741运放的小信号电压增益。 1. 输入级 图5.10741运放输入级的简化交流等效电路 图5.10给出在输入端加差模输入信号vd时输入级的交流等效电路。Q3和Q4的基极恒流源偏置意味着Q3和Q4的基极有效输入电阻无穷大，即处于开路状态。电阻Ract1为有源负载的有效电阻，电阻Ri2为增益级的输入电阻。 根据第3章中的结果，小信号差模电压增益为 Ad=vO1vd=-gm（ro4‖Ract1‖Ri2） =-ICQVT（ro4‖Ract1‖Ri2）（5.13） 其中,ICQ为Q1~Q4中任一晶体管的集电极静态电流； ro4为从Q4的集电极往里看的小信号等效输出电阻。利用ro4作为从Q4集电极往里看的小信号有效输出电阻，而忽略Q4发射极的有效电阻。该有效电阻为从Q2的发射极往里看的输出电阻，通常很小。电压增益表达式中的负号由所加信号的电压极性和相应的电流方向产生。 有源负载的有效电阻表示为 Ract1=ro6［1+gm6（R2‖rπ6）］（5.14） 同第2章中所得到的维德拉电流源的输出电阻。根据图5.7，增益级的输入电阻为 Ri2=rπ16+（1+βn）R′E（5.15） 其中R′E为Q16发射极的有效电阻，表示为 R′E=R9‖［rπ17+（1+βn）R8］（5.16） 例题5.4求解741运放输入级的小信号差模电压增益。 假设NPN型晶体管的增益βn=200，厄尔利电压VA=50V。 解： 本章前面已经求得晶体管的集电极静态电流。由式(5.15)和式(5.16)，可得增益级的输入电阻为 rπ17=βnVTIC17=200×0.0260.54=9.63kΩ 因此 R′E=R9‖［rπ17+（1+βn）R8］=50‖（9.63+201×0.1）=18.6kΩ 同时有 rπ16=βnVTIC16=200×0.0260.0158=329kΩ 于是 Ri2=rπ16+（1+βn）R′E=329+201×18.64.07MΩ 根据式(5.14)，有源负载电阻为 rπ6=βnVTIC6=200×0.0260.0095=547kΩ gm6=IC6VT=0.00950.026=0.365mA/V 和 ro6=VAIC6=500.00955.26MΩ 于是 Ract1=ro6［1+gm6（R2‖rπ6）］=5.26［1+0.365×（1‖547）］=7.18MΩ 电阻ro4为 ro4=VAIC4=500.0095=5.26MΩ 最后，根据式(5.13)，小信号差模电压增益为 Ad=-ICQVT（ro4‖Ract1‖Ri2）=-9.50.026（5.26‖7.18‖4.07）=-636 点评： 由于使用有源负载，并且增益级对输入级的负载效应很小，所以输入级的相对很大。 练习题5.4假设厄尔利电压VA=100V，重复例题5.4。 答案： Ad=-899。 2. 增益级 图5.11给出增益级的交流等效电路。电阻Ract2为有源负载的有效电阻，电阻Ri3为输出级的输入电阻。 利用图5.11，可以直接求出增益级的小信号电压增益。Q16的基极输入电流为 ib16=vO1Ri2（5.17） 其中Ri2为增益级的输入电阻。Q17的基极输入电流为 ib17=R9R9+［rπ17+（1+βn）R8］×ie16（5.18） 其中ie16为Q16发射极的输出电流。增益级的输出电压为 vO2=-ic17（Ract2‖Ri3‖Ro17）（5.19） 其中，ic17为Q17的集电极交流电流； Ro17为从Q17的集电极往里看的输出阻抗。联合求解式(5.17)、式(5.18)和式(5.19)，可得小信号电压增益为 Av2=vO2vO1=-βn（1+βn）R9（Ract2‖Ri3‖Ro17）Ri2{R9+［rπ17+（1+βn）R8］}（5.20） 从Q13B的集电极往里看的电阻为有源负载的有效电阻，即 Ract2=ro13B=VAIC13B（5.21） 输出级的输入电阻可以根据图5.12所示的输出级交流等效电路求得。假设图中PNP型输出晶体管Q20导通，NPN型输出晶体管Q14截止。负载电阻为RL。晶体管Q22用作射极跟随器，所以输入电阻为 Ri3=rπ22+（1+βp）［R19‖R20］（5.22） 图5.11741运放增益级的交流等效电路 图5.12用于计算输入电阻的741运放 输出级的交流等效电路 电阻R19是从Q19和Q18的发射极往里看的电阻与Q13A的集电极往里看的电阻的串联。与R13A相比，Q19和Q18组合电路的有效电阻较小。因此 R19≈R13A=ro13A=VAIC13A（5.23） 输出晶体管Q20同样用作射极跟随器。所以 R20=rπ20+（1+βp）RL（5.24） 假设其中的负载电阻RL远远大于电阻R7。 例题5.5求解741运放第二级的小信号电压增益。假设PNP型晶体管的电流增益βp=50，NPN型晶体管的电流增益βn=200。同时假设所有晶体管的厄尔利电压均为50V，输出端连接负载电阻RL=2kΩ。之前已经求得直流静态电流。 解： 首先计算各电阻值。 rπ20=βpVTIC20=50×0.0260.138=9.42kΩ 即 R20=rπ20+（1+βp）RL=9.42+51×2≈111kΩ 同时有 R19=ro13A=VAIC13A=500.18=278kΩ 和 rπ22=βpVTIC13A=50×0.0260.18=7.22kΩ 因此，输出级的输入电阻为 Ri3=rπ22+（1+βp）［R19‖R20］=7.22+51×［278‖111］=4.05MΩ 有源负载的有效电阻为 Ract2=VAIC13B=500.54=92.6kΩ 而输出电阻Ro17为 Ro17≈VAIC17=500.54=92.6kΩ 计算时忽略了发射极的小电阻R8。 根据式(5.20)，小信号电压增益(所有电阻单位均为kΩ)为 Av2=-βn（1+βn）R9（Ract2‖Ri3‖Ro17）Ri2{R9+［rπ17+（1+βn）R8］} =-200×201×50×（92.6‖4050‖92.6）4070［50+（9.63+201×0.1）］ 即 Av2=-285 点评： 第二级的电压增益相当大，这同样是由于采用有源负载和输出级的轻负载效应。 练习题5.5假设厄尔利电压VA=100V，重复例题5.5。 答案： Av2=-562。 3. 总增益 在计算每一级的增益时，已经考虑下一级的负载效应。因此，电路的总增益等于各级电路的增益之积，即 Av=AdAv2Av3（5.25） 其中Av3为输出级的电压增益。如同前面分析，若假设Av3≈1，则741运放的总增益为 Av=AdAv2Av3=（-636）×（-285）×1=181260（5.26） 741运放电压增益的典型值为200000左右。计算结果表明，运放电路中确实可以获得如此大的电压增益。 利用图5.13所示的交流等效电路，可以求解电路的输出电阻。在这里，假设输出晶体管Q20导通，Q14截止。如果Q14导通，Q20截止，可以得到同样的结果。 图5.13用于计算输出电阻的741运放输出级的交流等效电路 再次利用前面得到的基本放大级的输出电阻结果。输出电阻为 Ro=R7+Re20（5.27） 其中 Re20=rπ20+Re22‖Rc19（1+βp）（5.28） 如前所述，Q19和Q18引起的串联电阻与Rc13A相比很小，所以有Rc19≈Rc13A。同时还有 Re22=rπ22+Rc17‖Rc13B（1+βp）（5.29） 其中 Rc13B=ro13B 且 Rc17=ro17［1+gm17（R8‖rπ17）］ 联合求解上述电阻等式，可以求得运放的输出电阻。 例题5.6计算741运放的输出电阻。图5.13所示的输出级电路中，假设输出电流为Ic20=2mA，其他所有偏置电流和前面所得到的相同。 解： 利用βn=200，βp=50和VA=50V可得 rπ17=9.63kΩrπ22=7.22kΩrπ20=0.65kΩ gm17=20.8mA/Vro17=92.6kΩro13B=92.6kΩ 于是有 Rc17=ro17［1+gm17（R8‖rπ17）］=92.6［1+20.8×(0.1‖9.63）］=283kΩ 和 Re22=rπ22+Rc17‖Rc13B（1+βp）=7.22+283‖92.651=1.51kΩ 同时 Rc19≈Rc13A=ro13A=VAIC13A=500.18=278kΩ 因此 Re20=rπ20+Re22‖Rc19（1+βp）=0.65+1.51‖27851=0.0422kΩ42.2Ω 结果，输出电阻为 Ro=R7+Re20=22+42.2=64.2Ω 点评： 之前曾分析过射极跟随器的输出电阻很小。作为对比，741运放的输出电阻典型值为75Ω，这与之前的分析结果非常吻合。 练习题5.6假设厄尔利电压VA=100V，重复例题5.6。 答案： Ro=90.9Ω。 5.2.4频率响应 利用密勒电容补偿技术，741运放通过内部补偿引入一个低频主导极点。根据密勒定理，第二级增益级的有效输入电容为 Ci=C1（1+|Av2|）（5.30） 低频主导极点为 fPD=12πReqCi（5.31） 其中Req为第二级输入节点与地之间的等效电阻，其值为 Req=Ro1‖Ri2（5.32） 其中Ri2为增益级的输入电阻，Ro1为差分放大级的输出电阻。由图5.10可知 Ro1=Ract1‖ro4（5.33） 例题5.7求解741运放电路的主导极点频率。利用之前的计算结果。 解： 前面求得|Av2|=285，这意味着有效输入电容为 Ci=C1（1+|Av2|）=30×（1+285）=8580pF 已求得增益级的输入电阻为Ri2=4.07MΩ，可得 Ro1=Ract1‖ro4=7.18‖5.26=3.04MΩ 于是等效电阻为 Req=Ro1‖Ri2=3.04‖4.07=1.74MΩ 最后，求得主导极点频率为 fPD=12πReqCi=12π（1.74×106）×（8580×10-12）=10.7Hz 点评： 等效输入电容Ci非常大，所以可以忽略增益级输入端的其他电容的影响。 练习题5.7假设厄尔利电压VA=100V，重复例题5.7。参照练习题5.4、练习题5.5和练习题5.6。 答案： 3.88Hz。 当运放电路的所有其他极点频率都很高时，单位增益带宽为 fT=AofPD（5.34） 利用前面所求的结果，可得 fT=181260×10.7≈1.9MHz（5.35） 741运放的单位增益带宽的典型值为1MHz。鉴于计算过程中的假设和近似，比如反向饱和电流和厄尔利电压，截止频率的实际值与期望值相差2倍并不算严重。 如果741运放的其他极点频率大于1.9MHz，则相位裕度为90°。这个相位裕度确保使用741运放构成的任意闭环放大电路在任意反馈传递函数下都是稳定的。 解题技巧： 运算放大器电路 （1） 直流分析。必须明确运放电路的偏置电路部分。求出基准电流，然后逐一确定总体电路中各个电路单元的偏置电流。 （2） 交流分析。如果将下一级电路的负载效应考虑在内，可以对总体电路中的各个电路单元分别进行小信号特性分析。 理解测试题5.3利用例题5.1的结果，同时假设βn=200，计算Q1和Q2的基极输入电流。 答案： IB1=IB2=47.5nA。 理解测试题5.4图5.3所示的741运放偏置电压为V+=15V和V-=-15V。假设VBE(npn)=VEB(pnp)=0.6V，忽略电阻R1和R2上的压降，求解共模输入电压的范围。 答案： -12.6VVSG-|VTP|（5.50） 由图5.22可知 VSG=VSD+VD（5.51） 即 VSD=VSG-VD（5.52） 联合求解式(5.52)和式(5.50)可得 VSG-VD>VSG-|VTP|（5.53） 这意味着|VTP|>VD，也就是说，为了使M8保持偏置在饱和区，晶体管的开启电压必须大于二极管的电压。 由偏置电路的左边支路，求得电流为 I2≈IR1=VSG-VBE7R1（5.54） 而由右边支路可得 I1=Kp（VSG-|VTP|）2（5.55） 由于I1=I2，所以联合求解式(5.54)和式(5.55)，可得偏置电路的电流和电压。 例题5.12求解CA3140运放偏置电路的电流和电压。图5.22所示偏置电路的参数为V+=15V，V-=-15V和R1=8kΩ。假设双极型晶体管的参数为VBE(npn)=VEB(pnp)=0.6V，而MOS晶体管M8的参数为Kp=0.2mA/V2和|VTP|=1.4V。 解： 令I1=I2。由式(5.54)和式(5.55)可得 VSG=2.49V,I1=I2=0.236mA Q6的集电极电压为 VC6=VSG8+V-=2.49-15=-12.5V 而Q7的集电极电压为 VC7=V+-VEB1-VEB6=15-0.6-0.6=13.8V 所以，Q6和Q7的集电极基极PN结反向偏置，反向偏置电压为13.8-(-12.5)=26.3V，所以Q6和Q7均工作在放大区。 点评： 表5.2所给出的偏置电流标称值为200μA，与计算得到的236μA吻合。只要Q6和Q7的BC结反向偏置，偏置电流就保持不变。也即偏置电流在很大电压范围内与电源电压V+和V-无关。 令BJT的IS=2×10-15A， PSpice分析表明，电流源的两个支路电流为220μA，这与人工计算值236μA十分吻合。 练习题5.12①CA3140运放电路的偏置电路如图5.22所示，偏置电压为V+=5V和V-=-5V。令R1=10kΩ，晶体管M8的参数为VTP=-0.8V和Kp=0.15mA/V2； 双极型晶体管的参数为VBE7(on)=VBE6=0.6V。求解电流I1和I2； 电压VSG8、VC7、VC6、VCB7和VBC6。②利用①中的结果，求解使得晶体管保持偏置在正向放大区时的最小供电电压，假设V+=-V-。 答案： ①I1=I2=0.1028mA，VSG8=1.628V，VC7=-3.8V，VC6=-3.37V，VCB7=VBC6=7.17V； ②V+=-V-=1.414V。 图5.21中的晶体管Q1~Q6以及D1均匹配，这意味着IC5=IC4≈200μA。D2中的电流建立二极管电压，同时对Q14和Q15进行偏置。IC18的标称值为2mA。 5.4.4CA3140的小信号分析 将CA3140运放电路分解成各个基本电路，利用前面所得的结果，分析小信号电压增益。 1. 输入级 根据第3章的结果，小信号差模电压增益为 Ad=2KpIQ5（ro10‖Ract1‖Ri2）（5.56） 其中,IQ5为通过Q2和Q5提供的偏置电流； 电阻ro10为从M10的漏极往里看的输出电阻； Ract1为有源负载的有效电阻； Ri2为增益级的输入电阻。 例题5.13计算CA3140运放输入级的小信号差模电压增益。假设偏置电流为IQ=0.2mA。假设M10的传导参数Kp=0.6mA/V2，NPN型双极型晶体管的电流增益βn=200，双极型晶体管的厄尔利电压VA=50V。 解： 增益级的输入电阻为Ri2=rπ13，因此 Ri2=rπ13=βnVTIC13=200×0.0260.20=26kΩ 电阻ro10和Ract1通常为几百千欧或兆欧量级，所以小电阻Ri2决定了增益表达式中的并联电阻值。于是有 Ad≈2KpIQ5（Ri2）=2×0.6×0.2×26=12.7 点评： 增益级的小输入电阻给输入级带来严重的负载效应，进而使得输入级的电压增益相对很小。 练习题5.13如果M10的传导参数Kp=1mA/V2，双极型晶体管的厄尔利电压VA=120V，其他电路和晶体管参数均同例题5.13，重复例题5.13。 答案： Ad=16.4。 2. 增益级 第二级的小信号电压增益的幅值为 |Av2|=gm13（ro13‖Ro4‖Ri3）（5.57） 其中，Ri3为输出级的输入电阻； Ro4为共射共基结构晶体管Q3和Q4的输出电阻。晶体管Q17为输出级的输入晶体管，连接成射极跟随器形式，这意味着Ri3的典型值为兆欧量级。同样，共射共基结构的输出电阻Ro4也通常为兆欧量级。 于是，第二级的电压增益约为 |Av2|≈gm13ro13（5.58） 例题5.14计算运放CA3140第二级的小信号电压增益。假设Q13的厄尔利电压VA=50V。 解： 跨导为 gm13=IC13VT=0.200.026=7.69mA/V 输出电阻为 ro13=VAIC13=500.20=250kΩ 于是，电压增益的幅值为 图5.23练习题5.14的电路 |Av2|=gm13ro13=7.69×250=1923 点评： CA3140运放的第二级提供整个电路的绝大部分电压增益。 练习题5.14图5.23所示的电路中，假设运放CA3140的增益级中加入一个射极电阻。令M10的λ=0.02V-1，并假设其他所有晶体管的参数都和例题5.13所给出的相同。如果M10和M12晶体管的偏置电流为100μA，Q13的偏置电流为200μA。求解输入级小信号差分电压增益的新值。 答案： 69.1。 3. 总增益 由于已经考虑了下一级电路的负载效应，所以电路总增益为各级电路增益之积，即 Av=AdAv2Av3（5.59） 其中Av3为输出级的电压增益。若假设射极跟随器输出级的增益Av3≈1，则运放CA3140的总电压增益为 Av=AdAv2Av3=12.7×1923×1=24422（5.60） CA3140运放增益的典型值为100000； 所以计算值偏小了。 4. 频率响应 与741运放的做法一致，CA3140运放内部也采用密勒补偿技术，引入一个主导极点。如图5.20所示，连接在Q13基极和集电极之间的反馈电容C1为12pF。根据密勒定理，第二级的等效电容为 Ci=C1（1+|Av2|）（5.61） 低频主导极点频率为 fPD=12πReqCi（5.62） 其中Req为第二级输入节点和地之间的等效电阻。由于该电阻主要取决于Q13的输入电阻，所以有 Req≈Ri2=rπ13（5.63） 例题5.15计算CA3140运放的主导极点频率和单位增益带宽。同样，可以利用前面的计算结果。 解： 前面已经求得|Av2|=1923； 因此，第二级的有效输入电容为 Ci=C1（1+|Av2|）=12×（1+1923）=23088pF 增益级的输入电阻为 Ri2=rπ13=26kΩ 即 fPD≈12πRi2Ci=12π×26×103×23088×10-12=265Hz 最后，单位增益带宽为 fT=fPDAv=265×244226.47MHz 点评： 单位增益带宽与数据手册中的典型值4.5MHz基本吻合。 练习题5.15如果CA3140运放输入级的电压增益增大到Ad=16.4，并假设其他参数同例题5.15。求解电路的单位增益带宽。 答案： fT=8.32MHz。 理解测试题5.14图5.20所示为BiCMOS 折叠式共射共基运放电路。假设电路和MOS晶体管的参数都与例题5.11相同。假设BJT晶体管的参数为β=120和VA=80V。①求解电路的小信号电压增益。②假设输出端等效电容为2pF，求解主导极点频率以及增益带宽积。 答案： ①76343； ②329Hz，25.1MHz。 理解测试题5.15图5.22所示的CA3140运放偏置电路中，假设VBE7=0.6V和R1=5kΩ。如果P沟道MOSFET晶体管的参数为Kp=0.3mA/V2和|VTP|=1.4V，求解I1、I2和VSG。 答案： VSG=2.54V，I1=I2=0.388mA。 5.5JFET运算放大器电路 目标： 描述两类混合JFET运算放大器电路的特性。 在BiCMOS运放中采用MOSFET电路作为输入器件的优点是可以获得非常小的输入偏置电流。然而，需要对与IC芯片外部端子相连的MOSFET栅极加以保护，以防止静电击穿。通常，通过在输入端接入反向偏置二极管起保护作用，如图5.21所示。但保护二极管中的漏电流会占据运放输入偏置电流的大部分，即不能完全实现输入偏置电流很小的目标。用JFET作为输入器件，同样具有小输入电流的优点，而且还不需要静电保护器件。JFET的栅极输入电流通常远远低于1nA，为10pA的量级，此外，JEFT的降噪性能更佳。 本节主要介绍两种利用JFET作为输入器件的运放电路结构。由于电路的分析过程与以上两节内容基本相同，所以这里的重点是电路特性的一般讨论。 5.5.1LH002/42/52系列混合FET运放电路 图5.24所示为简化的LH002/42/52系列混合FET运放电路，该电路采用了一对JFET作为输入差分对管。可以看出，电路的总体结构与741运放基本相同。 图5.24LH002/42/52系列混合JFET运放的等效电路 差分放大电路输入级包括晶体管J1、J2、Q3和Q4； J1和J2为N沟道JFET，连接成源极跟随器形式。J1和J2的差分输出信号作为晶体管Q3和Q4构成的共基放大电路的输入，共基放大电路能提供较大的电压增益。晶体管Q5、Q6和Q7构成输入级的有源负载。 增益级由Q16和Q17组成，它们接成复合管结构。增益级还包含一个30pF的补偿电容。输出级由连接成互补推挽式射极跟随器的晶体管Q14和Q20构成。晶体管Q14和Q20由二极管Q10和Q19偏置在微导通状态，以减小电路的交越失真。晶体管Q15和Q21以及相应27Ω和22Ω电阻构成输出短路保护电路。 表5.3为LH002/42/52系列混合FET运放的缩略数据手册。从表中可以看出，该运放的差模输入电阻很大，且输入偏置电流很小。 表5.3LH002系列混合FET运放数据表 参数最小值典型值最大值 输入偏置电流/pA1550 差模输入电阻/Ω1012 输入电容/pF4 开环增益（RL=1kΩ）25000100000 单位增益频率/MHz1 5.5.2LF155系列混合FET运放电路 LF155 BiFET运放为JFET运放的另一个实例。图5.25所示为输入级的简化电路图。BiFET运放的输入级包括P沟道JFET J1和J2，由双极型晶体管Q1提供偏置。P沟道JFET J3和J4构成差分放大电路输入级的有源负载，其栅源间电压VGS=0。 图5.25LF155 BiFET运放输入级的等效电路 差分输入级的双端输出连接到第二级的差分放大电路，第二级包含由Q7~Q10构成的复合管。第二级，即增益级，由双极型晶体管Q5提供偏置。共源共栅结构的J5和Q2作为增益级的有源负载。 偏置电路中包含共模反馈回路。Q6的基极连接到Q5的集电极。当J1和J2的漏极电压增加时，基于复合管的第二级使Q6的基极电压升高。于是Q6中的电流增加，由于电流IC1不变，所以J1和J2的漏极电流减小。更小的漏极电流使得J1和J2的漏极电压减小，从而使得漏极电压保持稳定。 JFET J6连接成电流源，并在Q3、Q4和J6中建立基准电流。该基准电流又为镜像电流源Q4~Q5和Q1~Q3提供偏置电流。 在BiFET运放中，可以看到，同一个电路中集合了JFET和双极型电路的双重优点。JFET输入器件提供非常大的输入阻抗，通常为1012Ω的量级。接成电流源的J6可以在不使用电阻的情况下控制偏置电流。第二级采用双极型晶体管，利用了双极型晶体管跨导比JFET大的优点，所以第二级的增益很高。 理解测试题5.16图5.25所示的LF155 BiFET输入级中，P沟道JFET的参数为IDSS=300μA，VP=1V和λ=0.01V-1。电源电压为V+=5V和V-=-5V。令VBE(npn)=0.6V以及VEB(pnp)=0.6V。求解偏置电流IC3、IC2和IC1。 答案： IC3=IC2=IC1=300μA。 5.6设计应用： 一个与给定输出级匹配的两级CMOS 运算放大器 （1） 目标： 设计一个两级CMOS运放电路，使其与《电子电路分析与设计——半导体器件及其基本应用》第8章的图8.38所示的设计应用中的输出级匹配。 （2） 设计指标： 两级CMOS运放电路，能与《电子电路分析与设计——半导体器件及其基本应用》第8章的图8.38所示的输出级匹配。要求差分放大级的小信号差模电压增益为300； 偏置电流IQ=200μA和IREF=400μA； 而且为了与图中的输出级匹配，第二级输出的直流电压为-2.295V。 （3） 设计方案： 待设计的差分放大电路结构如图5.26所示。输入器件为PMOS晶体管，有源负载由NMOS器件构成，所以输出的直流电压为负值。 图5.26设计应用中的两级CMOS运算放大器电路 （4） 器件选择： 可提供的MOS晶体管参数为VTN=1V，VTP=-1V，k′n=80μA/V2，k′p=40μA/V2和λn=λp=0.01V-1。 解(差分放大电路设计)： 根据前面的结果，差分电压增益为 Ad=gm1（ro1‖ro3） 可得 ro1=ro3=1λIDQ=10.01×0.1=1000kΩ 于是 300=gm1（1000‖1000） 所以，必须有gm1=0.6mA/V。于是由下式求得所需的输入PMOS晶体管的宽长比为 gm1=2k′p2WL1IDQ1 即 0.60=20.042WL1（0.1） 解得 WL1=WL2=45 同样，可令 WL3=WL4=45 解(电流源设计)： 如果令(W/L)7=45，则可以通过下式求得VSG7，即 IQ=200=k′p2WL7（VSG7+VTP）2=402×45×（VSG7-1）2 解得VSG7=1.47V。 可以写出 IREFIQ=（W/L）8（W/L）7 即 0.40.2=（W/L）845 求得(W/L)8=90。 如果假设MOSFET的最小宽长比为1，则可以证明，需要用6个晶体管来代替M9。6个晶体管上的总压降为30-1.47=28.53V。每个晶体管的压降为VSG9=(28.53/6)V。于是，宽长比为 IREF=400=402×WL9×28.536-12 可以求得6个晶体管中每一个的宽长比均为(W/L)9=1.42。 解(第二级的直流设计)： 晶体管M5必须与M7匹配，于是有(W/L)5=45。由于晶体管M6中的电流为M3的两倍，于是M6的宽长比必须为M3和M4的两倍，即(W/L)6=90。 电阻R1和R2用于产生所需的直流输出电压。由于λn=λp，所以VSD5=VDS6。如果选择VSD5=VDS6=3V，则有ΔV1+ΔV2=24V。为了使vO=-2.295V，需要有ΔV1=14.3V和ΔV2=9.7V。于是可得电阻为 R1=ΔV1IQ=14.30.2=71.5kΩ 和 R2=ΔV2IQ=9.70.2=48.5kΩ 图5.27设计应用中的CMOS运算放大 器第二级的小信号等效电路 解(第二级的交流分析)： 第二级的小信号等效电路如图5.27所示。将节点Va处的电流求和，可得 gm6Vo1+Varo6+VaR2+R1+ro5=0（5.64） 输出电压Vo2可以写为 Vo2=R1+ro5R1+R2+ro5Va（5.65） 联合求解式(5.64)和式(5.65)可得 gm6Vo1+R1+R2+ro5R1+ro51ro6+1R1+R2+ro5Vo2=0（5.66） 小信号参数为 gm6=2k′n2WL6IQ=20.082×90×0.2=1.697mA/V 和 ro5=ro6=1λIQ=10.01×0.2=500kΩ 然后，将以上参数代入式(5.66)，可得 1.697Vo1+71.5+48.5+50071.5+5001500+171.5+48.5+500Vo2=0 于是，第二级的电压增益为 A2=Vo2Vo1=-433 电路的总电压增益为 Av=AdA2=300×(-433)=-1.3×105 点评： 由于器件和电路元件存在容差，所以很难得到所需的-2.295V直流输出电压。将需要一个与第6章设计应用中所讨论的类似的电路，以提供失调电压补偿。 5.7本章小结 （1） 本章学习了构成运算放大器的各种基本电路。通常，运算放大器由差分输入级、第二级即增益级以及输出级组成。在集成运算放大器电路的设计中，需要使用匹配器件。 （2） LM741运放是广为使用的通用、双极型运算放大器。这个电路可以作为一个很好的案例，用于讨论包括输入级、复合管增益级以及带有保护电路的甲乙类互补输出级在内的电路设计。 （3） 对741运放的每一级进行详细的直流分析，求得直流电流和电压。通过详细的小信号分析，确定每一级电路和整体电路的小信号电压增益。计算所得结果与数据手册给出的典型值吻合。 （4） 大多数情况下，全CMOS运算放大器只需要两级电路。这些电路通常只用于驱动集成电路芯片上小的容性负载，因此并不需要低输出阻抗的第三级电路。虽然CMOS运放的电压增益通常比双极型运放要小，但它适合特殊片上系统应用。 （5） 全CMOS折叠共源共栅放大器具有非常高的差模电压增益。全CMOS电流镜像运算放大器的增益带宽增加。 （6） BiCMOS运算放大器中的偏置电流在宽范围内与偏置电压无关。 （7） 应用举例，设计与输出匹配的两级CMOS运算放大器。 检查点 通过本章的学习，读者应当具备以下能力： （1） 理解运算放大器电路的通用拓扑结构和偏置技术。 （2） 分析并掌握LM741系列运算放大器的工作原理及其电路特性。 （3） 设计基本的双极型或MOSFET运算放大器电路。 （4） 分析并掌握CMOS运算放大器的工作原理及其电路特性，包括折叠式共源共栅CMOS运算放大器和CMOS镜像电流源运算放大器电路。 （5） 分析并掌握BiCMOS运算放大器的工作原理及其电路特性。 复习题 （1） 描述通用型运算放大器电路的主要结构。 （2） 什么是晶体管匹配？若BJT晶体管和MOSFET晶体管匹配，则要求哪些参数相同？ （3） 描述BJT互补推挽式输出级电路的工作原理及其特性。该电路的优点是什么？ （4） 描述MOSFET互补推挽式输出级电路的工作原理及其特性。该电路的优点是什么？ （5） 描述741运算放大器的输入差分放大电路配置和操作。 （6） 在741运算放大器的有源负载中，电阻R3的作用是什么？ （7） 描述741运算放大器输出级配置。 （8） 描述输出短路保护电路的工作原理及其特性。 （9） 描述741运算放大器电路的频率补偿方法。 （10） 画出折叠式共源共栅级联运算放大器的电路图，并说明其特点。 （11） 画出镜像电流源运算放大器的电路图，并说明其特点。为什么电路增益没有增加？该电路的主要优点是什么？ （12） 画出BiCMOS 折叠式共射共基运算放大器的电路图，并说明其主要优点。 （13） 解释实际输出电阻为什么不可能达到500MΩ数量级。 （14） 限制运算放大器电路单位增益带宽的主要因素是什么？ 习题 1. 通用运放电路的设计 5.1考虑图5.28所示简单MOS运算放大器电路。偏置电流IQ=200μA。晶体管参数如下： k′n=100μA/V2，k′p=40μA/V2，VTN=0.4V，VTP=-0.4V，λn=λp=0。M1和M2的宽度比(W/L)=20，M3为40。①设计电路使ID3=200μA，当v1=v2=0时，vO=0。②在Ad=vO1/vd和A2=vO/vO1时，求解小信号电压增益。③确定小信号总电压增益A=vO/vd。 5.2考虑图5.29所示简单双极性运算放大器电路。偏置电流IQ=0.5mA。晶体管参数如下： βn=180，βp=120，VBE(on)=VEB(on)=0.7V，VAn=VAp=∞。①设计电路，使得当v1=v2=0时，IC3=0.4mA、vO=0。②在Ad=vO1/vd和A2=vO/vO1时，求小信号电压增益。③确定小信号总电压增益A=vO/vd。 5.3设计如图5.2所示电路，使电路最大功耗为15mW，并且共模输入电压范围为-3V≤vCM≤3V。利用计算机仿真，调整电阻R3大小，使得电路输入信号为零时输出信号也为零。 5.4利用练习题5.3结果，采用计算机仿真，计算图5.2所示差分放大电路的差模电压增益和第二级的电压增益。电路采用标准晶体管模型。 *5.5图5.30为BJT运放电路，晶体管参数为β(npn)=120，β(pnp)=80，并且所有晶体管的VA=80V，基极发射极导通压降为0.6V。①求解小信号差模电压增益。②求解差模输入电阻。③试计算电路的单位增益带宽。 图5.28习题5.1 图5.29习题5.2 图5.30习题5.5 2. 一个双极型运算放大器电路 5.6观察图5.4(b)所示741运放输入级电路。①假设输入电压V1=0，V2=+15V，试分析每个晶体管的BE电压，并确定哪个晶体管起保护作用。②当V1=-15V，V2=0时，重做①。 5.7对于741运放的输入级电路，假设NPN型晶体管的BE结击穿电压为5V，PNP型晶体管的BE结击穿电压为50V。试估算发生击穿时的差分输入电压。 5.8观察图5.5所示741运放的偏置电路。假设晶体管参数IS=5×10-16A，忽略基极电流。 ①当偏置电压为±15V时重新设计电路，使得IREF=0.50mA，IC10=30μA。并求VBE11、VEB12、VBE10的值。②利用①中所求电阻值，当VBE(on)=VEB(on)=0.6V，求IREF和IC10。③将①和②对比，求电流变化的百分比。 5.9当偏置电压为±5V时重新计算5.8题。 5.10考虑图5.31所示偏置电路。令V+=3V，V-=-3V，R1=80kΩ，RE=3.5kΩ。假设晶体管Q1、Q2、Q3的参数IS=5×10-15A； Q4的IS=3×10-15A； Q5的IS=10-15A。①求电流IREF、I3、I4和I5。②当Q4的IS=8×10-15A、Q5的IS=2×10-15A时对①进行重新计算。 5.11运放741推荐电源电压的最小值为V+=5V和V-=-5V。试利用该较低电压计算IREF、IC10、IC6、IC17和IC13A。 5.12如图5.6所示为运放741的输入级电路。假设IC10=50μA。若NPN型晶体管的电流增益βn=90，PNP型晶体管的电流增益βp=40。试计算IC9、IC2、IC4、IB9和IB4。 5.13观察图5.3所示的741运放电路，偏置电压为V+=+15V和V-=-15V。假设输出端未接负载，并令输入电压为零。试计算运放电路总功率消耗。并求V+和V-所提供的电流大小。 5.14观察图5.3所示的741运放电路。①当偏置电压为±15V时，试计算允许共模输入电压的最大范围。②当偏置电压为±5V时重新计算①。 5.15如图5.8所示为运放741的输出级，假设偏置电压V+=5V、V-=-5V时v1=v2=0。令IREF=0.5mA，所有晶体管参数与例题5.3一致。求IC13A、IR10、IC19、IC18、VBE19、VBE18和IC14的值。 5.16观察图5.32所示输出级电路，其参数为V+=5V，V-=-5V，RL=10kΩ和IBias=80μA。假设二极管参数为ISD=5×10-15A，晶体管参数为ISQ=8×10-15A，βn=βp=120。①当vI=0时，求解VBB、ICN和ICP。②当vI=3V时，求解vO、iL、VBB、ICN和ICP。 图5.31习题5.10 图5.32习题5.16 5.17图5.33所示电路常为运放输出级提供电压VBB。假设晶体管的IS=5×10-15A，IBias=120μA和IC=0.9IBias。忽略晶体管基极电流。试设计电路使VBB=1.160V。 5.18假设741运放的偏置电压为±15V。①如果R1=R2=0，求解第一级电路的差模电压增益。②如果R8=0，试计算第二级的电压增益。 5.19如果IC10=40μA，试重新计算741运放输入级电路的电压增益。 5.20假设如图5.3所示741运放电路的偏置电压为±5V，试利用图中所给电路参数和习题5.1~习题5.5中所给晶体管参数，计算放大器小信号总电压增益。 5.21当厄尔利电压为100V时，重做习题5.20。 5.22考虑图5.8所示741运算放大器输出级。假设IBias=0.18mA，假设晶体管参数为IS=10-14A、βn=200。①求IC18=0.25IC9时R10的值。②求VBE18和VBE19电压值？ 5.23741运算放大器的输出晶体管基本偏置电路如图5.34所示。①绘制小信号等效电路。②假设VA=50V并使用实例5.3中参数，确定等效小信号阻抗Req=vx/ix。 图5.33习题5.17 图5.34习题5.23 5.24如果晶体管Q14导通、Q20截止，并假设输出电流为2mA，试计算741运放电路的输出电阻。 5.25①当偏置电压为±15V时，试计算741运放电路的差分输入电阻。②当偏置电压为±5V时重新计算①。 5.26特定741运算放大器的频率响应显示运算放大器相位裕度为70°。如果除主导极点之外存在第二个单极点，求第二极点频率。使用第5.2节中计算所得总增益和极点参数。 5.27由内部Miller补偿的运算放大器具有10MHz单位增益带宽和106低频增益。①求主导极点频率？②反馈电容跨越第二级，并且第二级增益为-103。第二级输入端有效电阻为Req=1.2MΩ。求反馈电容值？ 5.28三级741运放的低频开环增益为200000，主导极点频率为10Hz。第二和第三极点相同。如果相位裕度为70°，求第二和第三极点。 3. CMOS运算放大器电路 5.29如图5.35中简单CMOS运算放大器电路，偏置电流IQ=200μA。晶体管参数为k′n=100μA/V2，k′p=40μA/V2，VTN=0.4V，VTP=-0.4V，λn=λp=0。晶体管宽长比为(W/L)1,2=20，(W/L)3=50，(W/L)4=40。 ①设计电路，使得v1=v2=0时ID3=150μA、ID4=200μA并且vO=0。 ②在Ad=vO1/vd，A2=vO2/vO1，A3=vO/vO2时，求小信号电压增益。③求小信号电压总增益A=vO/vd。 图5.35习题5.29 5.30图5.36为一个简单的CMOS运算放大器电路，IQ=100μA。晶体管参数与习题5.29相同，除了宽长之比。宽长比为(W/L)1,2=80，(W/L)3=25，(W/L)4=100。①电路设计为ID3=100μA，ID4=200μA，vO=0，v1=v2=0。②在Ad=vO1/vd，A2=vO2/vO1，A3=vO/vO2时，确定小信号电压增益。③求小信号电压总增益A=vO/vd。 图5.36习题5.30 5.31观察图5.14所示MC14573运放电路，电路直流偏置电流以及小信号电压增益已在例题5.8和例题5.9中求出。重新设计电路，将晶体管M1和M2的宽长之比由12.5增加到50。电路其他参数不变。①试计算晶体管M1和M2变化前后的跨导。②试计算重新设计电路后输入级和增益级的电压增益以及电路总电压增益。 5.32考虑具有有源负载和电流偏置的基本差分放大电路，如图5.14所示。使用例题5.8的参数和计算结果，在PMOS的最小源极至漏极电压被限制为vSD(min)=vSD(sat)+0.2V的条件下确定共模输入电压的最大范围，并且NMOS的最小漏极源极电压被限制为vDS(min)=vDS(sat)+0.2V。 5.33图5.14所示CMOS运放的偏置电压为V+=5V和V-=-5V。令Rset=50kΩ。假设所有晶体管参数为VTN=0.7V，VTP=-0.7V，k′n=100μA/V2，k′p=40μA/V2，λn=0.02V-1，λp=0.04V-1。假设晶体管(W/L)3,4=15， (W/L)7=30，其他晶体管(W/L)=50。①试计算Iset、IQ和IDQ7。②求解输入级、第二级增益级的电压增益以及电路总电压增益。 5.34如图5.14所示CMOS运算放大器电路，直流偏置为IREF=IQ=ID8=200μA，晶体管参数为VTN=0.5V，VTP=-0.5V，k′n=100μA/V2，k′p=40μA/V2，λn=0.015V-1，λp=0.025V-1。假设晶体管(W/L)1,2=50，(W/L)3,4=15，(W/L)5,6,8=10，(W/L)7=30。试计算输入级、增益级的小信号电压增益以及电路总电压增益。 5.35观察图5.14所示MC14573运放电路，电路参数和晶体管参数同例题5.8和例题5.9一致。假设补偿电容为C1=12pF，试计算电路主导极点频率。 5.36图5.14所示为CMOS运放电路，晶体管参数和电路参数同习题5.33一致，试计算使主导极点频率为fPD=8Hz的补偿电容值。 5.37观察图5.14所示CMOS运放电路，晶体管参数和电路参数同例题5.8和例题5.9一致。试计算开环电路的输出电阻Ro。 5.38图5.37为NMOS运放的简单输出级电路，晶体管M1工作在源极跟随器状态。偏置电压为V+=3V，V-=-3V。晶体管参数为k′n=100μA/V2，VTN=0.4V，λ=0.025V-1。假设晶体管M2~M5匹配。①确定晶体管M2~M5的宽长之比，以使得IDQ2=0.5mA。②确定M1的W/L比，使电压增益为0.98。③如果电压源vI的输出电阻为10kΩ，求该输出级的输出电阻。 5.39图5.38为图5.15所示CMOS运放电路另一种形式的输出级电路。假设晶体管参数同例题5.10一致。图中给出某些晶体管的宽长比，同时也给出晶体管M5和M9的栅源输入电压。①求解偏置电流IQ2。②试计算使晶体管M6和M7的静态电流为25μA的晶体管M8P和M8N的宽长比。 5.40观察图5.15中的三级CMOS运算放大器电路。 设计全NMOS晶体管电流源电路，建立IQ1=150μA。NMOS晶体管参数为k′n=100μA/V2，VTN=0.5V。假设所有晶体管的最小宽长比为2。如图所示假定(W/L)10=(W/L)11=20。 5.41如图5.15所示的CMOS运放电路的晶体管参数同例题5.10一致。假设IREF=250μA，(W/L)8=5。求解①晶体管M6和M7的静态电流和②小信号总电压增益。 图5.37习题5.38 图5.38习题5.39 5.42如图5.17所示的CMOS折叠式共源共栅运放电路，偏置电压为±5V，基准电流IREF=50μA。晶体管参数为VTN=0.5V，VTP=-0.5V，Kn=Kp=0.5mA/V2和λn=λp=0.015V-1。①求解小信号差分电压增益。②求解电路输出电阻。③若输出节点处的电容为CL=5pF，试计算放大器的单位增益带宽。 5.43重新设计如图5.17所示的CMOS折叠式共源共栅运放电路，使其差分电压增益为10000。偏置电路同习题5.42一致。晶体管参数为VTN=0.5V，VTP=-0.5V，k′n=80μA /V2，k′p=35μA /V2，λn=0.015V-1和λp=0.02V-1。假设(W/L)p=2.2(W/L)n。若PMOS和NMOS晶体管的电气参数相同。 5.44设计如图5.17所示的CMOS折叠式共源共栅运放电路，使其差分电压增益为25000。电路的最大功率损耗不超过3mW。假设除NMOS晶体管和PMOS晶体管的宽长比之外，其他晶体管参数同习题5.43一致。 5.45图5.18所示CMOS镜像电流源运放电路的偏置电流为IQ=120μA，晶体管参数为VTN=0.5V，VTP=-0.5V，k′n=100μA/V2,k′p=40μA/V2,λn=0.02V-1和λp=0.04V-1。除M5和M6外的所有晶体管的宽、长比为20。令B=3。①求解小信号差分电压增益。②求解电路输出电阻。③如果输出端总电容为5pF，试计算放大器的主导极点频率和单位增益带宽。 5.46重新设计图5.18所示的CMOS镜像电流源运放电路，使其差分电压增益为400。晶体管参数为VTN=0.5V，VTP=-0.5V，k′n=80μA/V2，k′p=35μA/V2，λn=0.015V-1和λp=0.02V-1。偏置电流为IQ=80μA。令B=2.5。①设计基本放大器电路使其满足指定电压增益要求。②设计电流源电路以提供必要偏置电流。③如果输出端总电容为3pF，求解电路的单位增益带宽。 5.47重新设计如图5.19所示的CMOS共源共栅镜像电流源运放电路，使其差分电压增益为20000。偏置电流和晶体管参数同习题5.46一致。①试设计基本放大器电路使其满足指定电压增益。②设计电流源电路以提供必要偏置电流。③如果输出端总电容为3pF，试计算电路的单位增益带宽。 4. BiCMOS运算放大器电路 5.48简单BiCMOS放大器如图5.39所示。 MOS晶体管参数为k′p=40μA/V2，VTP=-0.4V，λ=0和(W/L)1,2=50，双极晶体管参数为VBE(on)=0.7V，β=120，VA=∞。①设计电路，使得v1=v2=0、vO=0时ICQ=300μA。②确定第一级Ad=vO1/vd的小信号差分电压增益。③求第二级A2=vO/vO1的小信号电压增益。④确定总体小信号电压增益A=vO/vd。 图5.39习题5.48 5.49考虑图5.40所示简单BiCMOS放大器。 双极晶体管参数为βn=βp=120，VBE(on)=VEB(on)=0.7V，VA=∞，MOS晶体管参数为VTN=0.4V，Kn=3mA/V2，λ=0。①设计电路，使得v1=v2=0、vO=0时ICQ3=IDQ1=300μA。②确定第一级Ad=vO1/vd的小信号电压增益。③求第二级A2=vO2/vO1的小信号电压增益。④确定第三级A3=vO/vO2的小信号电压增益。⑤求差分电压总增益A=vO/vd。 5.50如图5.41所示的BiCMOS放大器电路，晶体管参数为VTP=-0.4V，k′p=40μA/V2，W/L=40，λ=0.035V-1，β=120和VA=150V。偏置电流IQ=250μA。①计算晶体管小信号参数。②求解电路小信号差分电压增益。 5.51设计与如图5.41所示放大器互补的BiCMOS放大器电路。图5.50中的输入晶体管为NMOS，有源负载为PNP型晶体管。假设晶体管参数为VTN=0.4V，k′n=100μA/V2，W/L=40，λ=0.02V-1，β=80以及VA=100V。假设偏置电流IQ＝250μA。①求解晶体管小信号参数。②求解电路小信号差分电压增益。 图5.40习题5.49 图5.41习题5.50 5.52如图5.20所示的BiCMOS 折叠式共射共基放大器的基准电流IREF=200μA，电路偏置电压为±10V。MOS晶体管参数同习题5.42一致，BJT晶体管参数为β=120和VA=80V。①试计算小信号差分电压增益。②求解电路输出电阻。③如果输出节点处总电容为5pF，求解放大器的单位增益带宽。 5.53设计如图5.20所示的BiCMOS 折叠式共射共基放大器电路，使其差分信号电压增益为25000。最大功率消耗不得超过10mW。假设MOS晶体管参数同习题5.43一致，BJT晶体管参数为β=120，VA=80V。 5.54如果CA3140运放的偏置电压为V+=15V和V-=-15V，假设双极型晶体管BE电压为0.6V，MOSFET参数为|VTP|=1.4V。试计算电路共模输入电压范围。 5.55观察如图5.22所示CA3140运放的偏置电路。如果晶体管Q7的VBE7=0.6V，M8的VTP=-1.0V。求解使I1=I2=150μA所需的M8的传导参数。 5.56如图5.22所示CA3140运放的偏置电路，双极型晶体管参数为VBE(npn)=0.6V和VEB(pnp)=0.6V，并且MOSFET参数为VTP=-1.2V及Kp=0.15mA/V2。①求电流I1=I2。②如果电源电压为V+=-V-≡VS，求解使偏置电流独立于电源电压的最小VS值。 5.57观察如图5.21所示的CA3140运放电路，假设偏置电流变为IC5=IC4=300μA，求解输入级、增益级的电压增益，以及电路的总电压增益。 5.58假设在CA3140运放的增益级增加一个射极电阻，如图5.23所示。令晶体管M10的λ=0.02V-1，如果晶体管M10和Q12的电流为150μA，晶体管Q13的电流为300μA，求解电路的主导极点频率以及单位增益带宽。 5. JFET运算放大器电路 5.59在图5.25所示的LF155 BiFET运放电路中，晶体管Q3、J6和Q4共同提供基准偏置电流。假设电源电压为V+=+10V和V-=-10V。晶体管Q3、Q4和J6的参数分别为VEB(on)=0.6V、VBE(on)=0.6V和VP=4V。求解使基准电流IREF=0.8mA所需J6的IDSS电流值。 5.60观察如图5.42所示电路，JFET差分放大输入级电路驱动双极型达林顿结构的第二级电路。P沟道差分放大电路管J1和J2与双极型有源负载晶体管Q3和Q4相连。假设JFET参数为VP=3V，IDSS=200μA和λ=0.02V-1。双极型晶体管参数为β=100和VA=50V。①求解第二级的输入电阻Ri2。②计算输入级电路小信号差模电压增益，并与741运放和CA3140运放输入级电路的电压增益进行对比。 图5.42习题5.60 5.61观察图5.43所示的BiFET差分输入级电路，偏置电压为V+和V-。令V+=-V-≡VS。①设计偏置电路使得电源电压在3V≤VS≤12V范围时，电流IREF=100μA，并求VZK、R3和JFET参数。②求使得V+=12V时IO1=500μA的R4电阻值。 图5.43习题5.61 5.62观察图5.43所示BiFET差分放大输入级电路，偏置电流Io1=0.1mA，JFET参数为VP=4V，IDSS=1mA和λ=0.02V-1，双极型晶体管参数为β=200和VA=100V。①当R1=R2=500Ω时，求解使输入级差模电压增益Ad=500的负载电阻RL最小值。②如果RL=500kΩ，求解使输入级差模电压增益Ad=700的R1=R2的阻值范围。 6. 计算机仿真题 5.63观察如图5.5所示的741运放差分输入级电路和偏置电路，使用19μA恒流源代替晶体管Q10。假设NPN型晶体管参数为β=200和VA=150V； PNP型晶体管参数为β=50和VA=50V。所有晶体管均有IS=10-14A。①在晶体管Q6的集电极处接上适当交流负载，求解输入级电路的差分电压增益。②求解差模输入电阻。③求解共模输入电阻。 5.64图5.9为741运放输出级电路，使用0.18mA恒流源代替晶体管Q13。晶体管采用标准参数。①试画出vO相对于v13的电压传输特性曲线，并求电压增益。输出信号是否消除交越失真？②施加输入电压v13得到vO=5V，令RL=0，求解输出短路电流以及晶体管电流。 5.65观察图5.21所示CA3140 BiCMOS运放输入级电路，晶体管Q5利用200μA恒流源代替。假设双极型晶体管参数β=200、IEO=10-14A和VA=50V，MOSFET参数为Kp=0.6mA/V2，|VTP|=1V和λ=0.01V-1。在晶体管Q12的集电极处接入适当的交流负载，求解输入级电路差模电压增益。并将计算机分析结果与例题5.12结果进行对比。 5.66观察图5.14所示的CMOS运放电路。假设电路参数和晶体管参数同例题5.8一致。此外，令所有晶体管的λ=0.01V-1。①求解电路总的低频差模电压增益，并与例题5.9计算结果进行对比。②假设补偿电容为C1=12pF。试绘制电压增益的幅频特性曲线，并求3dB频率。 7. 设计题 (注意： 每道设计题目都应通过计算机仿真验证。) 5.67考虑图5.5所示741运算放大器的输入级和偏置电路。设计互补电路，使得输入晶体管为PNP器件，当电路偏置在±5V时，偏置电流IREF=0.4 mA，IC10=24μA。 5.68重新设计图5.14所示的CMOS运放电路，使其差模电压增益不小于50000。假设偏置电压为V+=10V和V-=-10V。所有晶体管的阈值电压|VT|=1V且λ=0.01V-1，试为晶体管设计合理的宽长比和偏置电流。 5.69观察图5.14所示CMOS运放电路，试设计互补CMOS电路使得该电路所有器件均被与之互补的元器件所代替。假设偏置电压为±5V，所有晶体管的阈值电压|VT|=0.7V，λ=0.01V-1。试设计合理的晶体管宽长比和偏置电流，使电路的总电压增益不小于20000。 5.70观察图5.44所示的双极型运放电路，试设计电路使差分信号增益不小于800，且当输入电压为零时输出电压也为零。假设所有晶体管电流增益为120，基极发射极导通电压为0.6V。 图5.44习题5.70