首先简单介绍Chisel数字系统设计的入门基础知识；然后介绍RISC-V处理器ISA架构；接着对riscv-mini这一款RISC-V处理器的架构进行简单分析，详细分析其Chisel设计源码和细节；最后给出相应的RISC-V 5级流水线设计的由浅入深的系列实验，同时给出实验的参考答案代码。

与传统的计算机组成原理或计算机系统结构实验不同，这里以Chisel而不是传统老旧的Verilog或VHDL为设计语言，能够在更高抽象层次和更灵活的方式进行处理器设计。与使用VHDL或者Chisel语言设计后仅作仿真的实验亦不相同，我们更进一步将处理器核用FPGA实现，因此还包括了外设和存储接口等技术，涉及到了简单的SoC设计，并且能以可以运行程序的硬件芯片呈现出来。可以说是把国科大“一生一芯”的内容简化后，落到普通高校本科生的可接受的程度。

读者对象为计算机相关专业的教师、学生和科研人员，需要具备基本的计算机基础知识、简单的编程能力，并希望学习处理器设计入门知识。