目录

第1章数字集成电路设计概述

1.1集成电路发展概述

1.2数字集成电路设计流程

1.3数字集成电路设计方法

1.3.1基于FPGA的设计方法

1.3.2基于标准单元的设计方法

1.3.3全定制设计方法

第2章实验环境与软件工具

2.1基于标准单元设计的EDA工具介绍

2.1.1仿真和验证工具

2.1.2逻辑综合和优化工具

2.1.3静态时序分析工具

2.1.4版图布局布线工具

2.2基于全定制设计的EDA工具介绍

2.3Cadence Virtuoso基本操作介绍

第3章CMOS反相器设计

3.1实验目的

3.2实验原理

3.2.1开关阈值

3.2.2噪声容限

3.2.3延时

3.2.4功耗

3.3实验内容

3.3.1反相器尺寸设计

3.3.2噪声容限测量与分析

3.3.3延时测量与分析

3.3.4功耗测量与分析

第4章CMOS反相器版图设计

4.1实验目的

4.2实验原理

4.2.1版图概念

4.2.2版图绘制快捷键

4.3实验内容

4.3.1新建版图

4.3.2绘制版图

4.3.3DRC仿真

4.3.4LVS检验

第5章逻辑门延时优化设计

5.1实验目的

5.2实验原理

5.2.1逻辑门传播延时——RC模型

5.2.2逻辑门传播延时与输入变量的关系

5.2.3逻辑门传播延时与扇入的关系

5.2.4逻辑路径的传播延时模型和优化

5.3实验内容

5.3.1延时测试分析

5.3.2延时优化测试分析

5.3.3逻辑门延时优化设计

第6章有比逻辑设计

6.1实验目的

6.2实验原理

6.3实验内容

6.3.1伪NMOS NOR门设计

6.3.2静态功耗测量与分析

6.3.3与静态互补CMOS逻辑门比较分析

第7章传输门逻辑设计

7.1实验目的

7.2实验原理

7.2.1传输管和传输门

7.2.2传输门加法器

7.3实验内容

7.3.1多路选择器设计

7.3.2传输门加法器设计

7.3.3传输门加法器延时测量与分析

第8章加法器设计

8.1实验目的

8.2实验原理

8.3实验内容

8.3.1全加器设计

8.3.2多位加法器设计

第9章动态逻辑设计

9.1实验目的

9.2实验原理

9.2.1基本原理

9.2.2信号完整性问题

9.2.3串联动态门

9.3实验内容

9.3.1基于动态逻辑的逻辑门电路设计

9.3.2基于动态逻辑的触发器设计

第10章锁存器和寄存器设计

10.1实验目的

10.2实验原理

10.3实验内容

10.3.1寄存器电路设计

10.3.2计数器电路设计

第11章乘法器设计

11.1实验目的

11.2实验原理

11.3实验内容

11.3.1无符号乘法器电路设计

11.3.2有符号乘法器电路设计

11.3.3Booth乘法器电路设计

第12章移位器设计

12.1实验目的

12.2实验原理

12.2.1可变位数移位类型

12.2.2斗式移位器和桶式移位器

12.3实验内容

12.3.1阵列斗式移位器设计

12.3.2对数桶式移位器设计

第13章SRAM存储器设计

13.1实验目的

13.2实验原理

13.2.1SRAM单元稳定性

13.2.2SRAM存储器外围电路

13.3实验内容

13.3.1SRAM单元稳定性测试分析

13.3.2外围电路设计

13.3.3SRAM存储阵列设计

第14章矩阵乘加运算电路设计

14.1实验目的

14.2实验原理

14.3实验内容

14.3.1基于加法树的MAC电路设计

14.3.2脉动阵列电路设计

第15章存算一体电路设计

15.1定点存算一体电路设计

15.1.1实验目的

15.1.2实验原理

15.1.3实验内容

15.2浮点存算一体电路设计

15.2.1实验目的

15.2.2实验原理

15.2.3实验内容

15.3稀疏定点存算一体电路设计

15.3.1实验目的

15.3.2实验原理

15.3.3实验内容

参考文献

视频目录

视 频 名 称时长/分钟位置

第01集 CMOS反相器设计15第3章

第02集 逻辑门延时优化设计6第5章

第03集 有比逻辑设计6第6章

第04集 传输门逻辑设计7第7章

第05集 全加器和四位加法器设计4第8章

第06集 动态逻辑设计4第9章

第07集 锁存器和寄存器设计7第10章

第08集 乘法器设计10第11章

第09集 移位器设计5第12章

第10集 SRAM存储器设计5第13章

第11集 矩阵乘加运算电路设计12第14章