本书第2版描述了使用Synopsys工具进行ASIC芯片综合、物理综合、形式验证和静态时序分析的最新概念和技术，同时针对超深亚微米（VDSM）工艺的完整ASIC设计流程的设计方法学进行了深入的探讨。

本书的重点是使用Synopsys工具解决各种 VDSM 问题的实际应用。读者将详细地了解一个有效的处理复杂的亚微米ASIC设计方法学，其重点是HDL的编码风格、综合和优化、动态仿真、形式验证、DFT扫描插入、links to layout（后端集成）、物理综合和静态时序分析。在每个步骤中，确定了设计流程中的每一部分的问题，并详细描述了解决的方法。此外，包括与时钟树综合和后端集成（links to layout）等对版图至关重要的问题也进行了详细的讨论。而且为了获得最佳的综合解决方案，本书还对Synopsys 基本的工艺库、HDL编码风格进行了深入的探讨。

本书的读者对象是ASIC设计工程师和正在学习关于ASIC芯片综合以及 DFT 技术的VLSI 高级课程的硕士研究生。

本书并不是Synopsys 参考手册的替代品, 但希望对ASIC设计流程感兴趣的人们有所帮助。对于那些没有版图设计能力，或虽拥有工艺库，但仍依赖于外部厂商进行后端集成和最终器件制造的人们（或公司），本书是非常有用的。由于 VDSM 技术的各种问题，对于传统的向外部厂商提供网表的设计，本书提供了可供选择的设计方法。对于设计者使用来自不同厂商的各种设计工具时所遇到的一些常见问题，本书也提供了解决方案。

在本书的这一版中，已将所有的命令更新到Design Compiler的 Tcl 版本，并更改了所有命令以反映Synopsys工具的最新版本（2000.11-SP1）。