第1章器件物理

1.1半导体

1.1.1产生与复合

1.1.2非本征半导体

1.1.3扩散与漂移

1.2PN结

1.2.1耗尽区

1.2.2PN二极管

1.2.3肖特基二极管

1.2.4齐纳二极管

1.2.5欧姆接触

1.3双极结型晶体管

1.3.1β

1.3.2IV特性

1.4MOS晶体管

1.4.1阈值电压

1.4.2IV特性

1.5结型场效应管

1.6总结

1.7习题

第2章半导体制造

2.1硅制造

2.1.1晶体的生长

2.1.2晶圆制造

2.1.3硅晶体结构

2.2光刻

2.2.1光刻胶

2.2.2光掩膜和母版

2.2.3图案形成

2.3氧化物的生长和去除

2.3.1氧化物的生长和沉积

2.3.2氧化物的去除

2.3.3氧化层的增长和去除的其他效应

2.3.4局部硅氧化（LOCOS）

2.4扩散与离子注入

2.4.1扩散

2.4.2扩散的其他作用

2.4.3离子注入

2.5硅沉积

2.5.1外延

2.5.2多晶硅沉积

2.6金属层制作

2.6.1铝的沉积与去除

2.6.2难熔的防护金属

2.6.3硅化物

2.6.4层间氧化物、层间氮化物和保护层

2.7封装

2.7.1贴装与焊接

2.7.2封装

2.8总结

2.9习题

第3章代表性工艺

3.1标准双极型

3.1.1基本特征

3.1.2制造工序

3.1.3可用器件

3.1.4工艺扩展

3.2多晶硅栅CMOS

3.2.1基本特征

3.2.2制造工序

3.2.3可用器件

3.2.4工艺扩展

3.3模拟BiCMOS

3.3.1基本特征

3.3.2制作顺序

3.3.3可利用器件

3.4总结

3.5习题

第4章失效机理

4.1电气过载

4.1.1静电放电（ESD）

4.1.2电迁徙

4.1.3天线效应

4.2污染

4.2.1干腐蚀

4.2.2可移动离子污染

4.3表面影响

4.3.1热载流子注入

4.3.2寄生沟道和电荷散布

4.4寄生参数

4.4.1衬底失偏

4.4.2少数载流子注入

4.5总结

4.6习题

第5章电阻

5.1电阻率和方块电阻

5.2电阻的版图

5.3电阻可变性

5.3.1工艺变化

5.3.2温度变化

5.3.3非线性

5.3.4接触电阻

5.4电阻的寄生效应

5.5各种电阻的比较

5.5.1基区电阻

5.5.2射区电阻

5.5.3基区夹扁电阻

5.5.4高方块值电阻

5.5.5外延区夹扁电阻

5.5.6金属电阻

5.5.7多晶硅电阻

5.5.8NSD和PSD电阻

5.5.9N阱电阻

5.5.10薄膜电阻

5.6调整电阻值

5.6.1可调电阻

5.6.2微调电阻

5.7总结

5.8习题

第6章电容

6.1电容量

6.2电容的变化

6.2.1工艺变化

6.2.2电压调制与温度变化

6.3电容的寄生效应

6.4可用电容的比较

6.4.1基极发射极结电容

6.4.2MOS电容

6.4.3多晶硅多晶硅电容

6.4.4电容器的种种变型

6.5总结

6.6习题

第7章电容与电阻的匹配

7.1失配测量

7.2失配的起因

7.2.1随机统计起伏

7.2.2工艺偏差

7.2.3图形移位

7.2.4多晶硅刻蚀速率的改变

7.2.5相互扩散作用

7.2.6应力梯度和封装偏移

7.2.7温度梯度和热电效应

7.2.8静电相互作用

7.3器件匹配的规则

7.3.1电阻匹配规则

7.3.2电容匹配规则

7.4总结

7.5习题

第8章双极型晶体管

8.1有关双极型晶体管工作的讨论

8.1.1β值的下降

8.1.2雪崩击穿

8.1.3热崩和二次击穿

8.1.4NPN型晶体管的饱和

8.1.5横向PNP晶体管的饱和

8.1.6双极型晶体管的寄生效应 

8.2标准双极型小信号晶体管

8.2.1标准双极型NPN晶体管

8.2.2标准双极型衬底PNP晶体管

8.2.3标准双极型横向PNP晶体管

8.2.4高压双极型晶体管

8.3可供选择的小信号双极型晶体管

8.3.1标准双极型硅工艺的扩展

8.3.2模拟BiCMOS 双极型晶体管

8.3.3CMOS工艺中的双极型晶体管

8.3.4先进工艺的双极型晶体管

8.4总结

8.5习题

第9章双极型晶体管应用

9.1功率双极型晶体管

9.1.1NPN功率晶体管的失效机理

9.1.2功率NPN晶体管的版图设计

9.1.3饱和度检测与限制

9.2双极型晶体管的匹配

9.2.1随机变化

9.2.2发射极负反馈

9.2.3N型掩埋层阴影区（NBL Shadow）

9.2.4热梯度

9.2.5应力梯度

9.3双极型晶体管的匹配规则

9.3.1匹配NPN晶体管的设计规则

9.3.2横向PNP晶体管的匹配设计规则

9.4总结

9.5习题

第10章二极管

10.1基于标准双极型工艺的二极管

10.1.1 二极管接法的晶体管

10.1.2齐纳二极管

10.1.3肖特基二极管

10.2基于CMOS工艺和BiCMOS工艺的二极管

10.3匹配二极管

10.3.1PN二极管匹配

10.3.2齐纳管匹配

10.3.3肖特基管匹配

10.4总结

10.5习题

第11章MOS晶体管

11.1基本概念

11.1.1MOS晶体管模型

11.1.2MOS管的寄生参数

11.2自对准多晶硅栅极CMOS晶体管

11.2.1对MOS晶体管编码

11.2.2N阱和P阱工艺

11.2.3沟道停止

11.2.4阈值调整注入

11.2.5晶体管的收缩

11.2.6变体结构

11.2.7背栅接触孔

11.3总结

11.4习题

第12章MOS晶体管应用

12.1扩压晶体管

12.1.1LDD和DDD晶体管

12.1.2漏极延伸晶体管

12.1.3多类栅极氧化

12.2功率MOS晶体管

12.2.1传统的MOS功率晶体管

12.2.2DMOS晶体管

12.3JFET晶体管

12.3.1JEFT模型

12.3.2JFET版图

12.4MOS晶体管匹配

12.4.1几何因素

12.4.2扩散和蚀刻的影响

12.4.3热和应力效应

12.4.4MOS晶体管的共质心版图

12.5MOS管匹配规则

12.6总结

12.7习题

第13章专题讨论

13.1合并的器件 

13.1.1含缺陷的器件合并 

13.1.2成功的器件合并 

13.1.3低风险合并的器件

13.1.4含中等程度风险的器件合并

13.1.5设计新的合并器件

13.2保护环

13.2.1标准的双极型电子保护环

13.2.2标准双极型工艺的空穴保护环

13.2.3CMOS 和BiCMOS中的保护环

13.3单层互连

13.3.1模仿版图和棒状图

13.3.2交叉连线技术

13.3.3隧道类型

13.4构建焊盘环

13.4.1划片槽和校准标识符

13.4.2键合焊盘、修正焊盘和测试焊盘

13.4.3静电保护结构

13.4.4选择ESD结构

13.5习题

第14章装配芯片

14.1芯片规划

14.1.1单元面积的估算

14.1.2芯片面积估算

14.1.3毛利率

14.2布局

14.3顶层互连

14.3.1通道式布线的基本原则

14.3.2特别的布线技巧

14.3.3电迁徙

14.3.4最小化应力影响

14.4总结

14.5习题

附录A文中的缩写表 

附录B立方晶体的密勒指数 

附录C版图规则实例 

C.1标准双极型工艺规则

C.2多晶硅栅极CMOS工艺规则

C.3版图规则语法

附录D数学推导 

附录E版图编辑软件的来源 

中英文名词对照表