目录

第1章绪论

1.1数字时代

1.2信息的模拟和数字表示

1.3数字计算机

1.3.1数字计算机的结构

1.3.2数字计算机的操作

1.4概述

第2章数制系统，算术和编码

2.1位置数制系统

2.2位置数制系统中的计数

2.3基本算术操作

2.3.1加法

2.3.2减法

2.3.3乘法

2.3.4除法

2.4数制转换的多项式法

2.5数制转换的迭代法

2.5.1整数转换的迭代法

2.5.2整数迭代法的证明

2.5.3小数转换的迭代法

2.5.4小数迭代法的证明

2.5.5最后举例

2.6特殊转换过程

2.7有符号数和补数

2.8r补数的加法和减法

2.9r1补数的加法和减法

2.10编码

2.10.1十进制编码

2.10.2单位距离编码

2.10.3字符编码

2.11错误检测

第3章布尔代数和组合网络

3.1布尔代数的定义

3.2布尔代数诸定理

3.3二值布尔代数

3.4布尔公式和函数

3.5规范公式

3.5.1最小项规范公式

3.5.2m标记

3.5.3最大项规范公式

3.5.4M标记

3.6布尔公式的处理

3.6.1方程求补

3.6.2变量扩展

3.6.3方程化简

3.6.4简化定理

3.6.5最小项规范公式

3.6.6最大项规范公式

3.6.7规范公式的反函数

3.7门和组合网络

3.7.1门

3.7.2组合网络

3.7.3分析过程

3.7.4综合过程

3.7.5逻辑设计实例

3.8不完全确定布尔函数和无关条件

3.8.1描述不完全确定布尔函数

3.8.2逻辑设计中的无关项条件

3.9其他布尔运算和门

3.9.1与非函数

3.9.2或非函数

3.9.3通用门

3.9.4与非门实现

3.9.5或非门实现

3.9.6异或函数

3.9.7异或非函数

3.10门特性

3.10.1噪声容限

3.10.2扇出

3.10.3传输延时

3.10.4功耗

第4章布尔表达式的化简

4.1化简问题的表述

4.1.1最简化的准则

4.1.2化简问题

4.2质蕴含项和非冗余析取表达式

4.2.1蕴含

4.2.2包含

4.2.3蕴含项和质蕴含项

4.2.4非冗余析取正则表达式

4.3质包含项和非冗余合取表达式

4.4卡诺图

4.4.1单变量和两变量卡诺图

4.4.2三变量和四变量卡诺图

4.4.3卡诺图和规范公式

4.4.4卡诺图中与项和或项的表示

4.5使用卡诺图得到完全确定布尔函数的最简表达式

4.5.1质蕴含项和卡诺图

4.5.2基本质蕴含项

4.5.3最简或形式

4.5.4最简与形式

4.6不完全确定布尔函数的最简表达式

4.6.1最简或形式

4.6.2最简与形式

第5章使用MSI元件和可编程逻辑器件的逻辑设计

5.1二进制加法器和减法器

5.1.1二进制减法器

5.1.2超前进位加法器

 5.1.3利用超前进位原理实现大型高速加法器

5.2十进制加法器

5.3比较器

5.4译码器

5.4.1使用译码器的逻辑设计

5.4.2有使能输入的译码器

5.5编码器

5.6复用器

5.7可编程逻辑器件

5.8可编程只读存储器

5.9可编程逻辑阵列

5.10可编程阵列逻辑器件

第6章触发器及其简单应用

6.1双稳态基本单元

6.2锁存器

6.2.1SR锁存器

6.2.2一种SR锁存器的应用：  开关去反弹器

6.2.3 锁存器

6.2.4门控SR锁存器

6.2.5门控D锁存器

6.3触发器时序的考虑

6.3.1传输延时

6.3.2最小脉冲宽度

6.3.3建立和保持时间

6.4主从触发器

6.4.1主从型SR触发器

6.4.2主从型JK触发器

6.4.30信号和1信号的捕获

6.4.4其他类型的主从型触发器

6.5边沿触发的触发器

6.5.1正边沿触发D触发器

6.5.2负边沿触发D触发器

6.5.3异步输入信号

6.5.4其他类型的边沿触发的触发器

6.5.5具有数据锁存功能的主从型触发器

6.6特征方程

6.7寄存器

6.8计数器

6.8.1二进制逐次进位计数器

6.8.2同步二进制计数器

6.8.3基于移位寄存器的计数器

6.9同步计数器的设计

6.9.1用钟控JK触发器设计模6同步计数器

6.9.2使用钟控D、T以及SR触发器的模6同步计数器的设计

6.9.3自启动的计数器

第7章同步时序网络

7.1钟控同步时序网络的结构和操作过程

7.2钟控同步时序网络的分析

7.2.1激励和输出方程

7.2.2转换方程

7.2.3转换表

7.2.4激励表

7.2.5状态表

7.2.6状态图

7.2.7网络的最终行为

7.3钟控同步时序网络的行为的建模

7.3.1米利型串行二进制加法器

7.3.2摩尔型串行二进制加法器

7.3.3序列检测器

7.3.40110/1001序列检测器

7.3.5总结举例

7.4状态表的化简

7.4.1确定等价状态对

7.4.2获得等价状态类

7.4.3建立最小状态表

7.4.40110/1001序列检测器

7.5状态分配

7.5.1状态分配的一些简单指导原则

7.5.2未用状态

7.6完成钟控同步时序网络的设计

附录A中英文名词索引