第1章绪论

1.1EDA技术的发展

1.2EDA技术的内容

1.3EDA设计流程

1.4EDA设计方法

1.5习题

第2章可编程逻辑器件

2.1可编程逻辑器件基本结构

2.2PAL和GAL器件

2.2.1PROM和PLA

2.2.2PAL器件基本结构

2.2.3GAL器件基本结构

2.3CPLD基本结构

2.3.1CPLD基本结构

2.3.2CPLD典型器件

2.4FPGA基本结构

2.4.1FPGA基本结构

2.4.2FPGA典型器件

2.5习题

第3章VHDL硬件描述语言

3.1VHDL简介

3.1.1VHDL的发展及特点

3.1.2传统设计与VHDL设计对照

3.2VHDL程序的基本结构

3.2.1VHDL程序的基本单元与构成

3.2.2实体

3.2.3结构体

3.2.4库、程序包和配置

3.3VHDL的语法要素

3.3.1VHDL的文字规则

3.3.2VHDL的数据对象

3.3.3VHDL的数据类型

3.3.4运算操作符

3.4VHDL结构体的描述方式

3.5顺序描述语句

3.5.1赋值语句

3.5.2流程控制语句

3.5.3wait语句

3.5.4子程序调用语句

3.5.5返回语句（return）

3.5.6空操作语句（null）

3.5.7断言语句（assert）

3.6并行描述语句

3.7属性描述语句

3.8习题

第4章EDA开发工具

4.1Quartus Ⅱ设计向导

4.2Quartus Ⅱ设计输入

4.2.1原理图设计输入

4.2.2文本设计输入

4.2.3混合输入

4.3Quartus Ⅱ设计编译

4.3.1设计综合

4.3.2认识编译器窗口

4.3.3编译选项设置

4.3.4全编译

4.4Quartus Ⅱ设计仿真

4.4.1创建波形文件

4.4.2仿真参数设置

4.4.3波形仿真

4.4.4应用RTL电路图观察器

4.4.5引脚分配

4.5器件编程

4.6技能训练

4.7习题

第5章基本逻辑电路VHDL设计

5.1组合逻辑电路设计

5.1.1基本逻辑门电路设计

5.1.2编码器设计

5.1.3译码器设计

5.1.4数据选择器设计

5.1.5三态门电路设计

5.1.6加法器电路设计

5.2时序逻辑电路设计

5.2.1触发器设计

5.2.2移位寄存器设计

5.2.3计数器设计

5.2.4分频器设计

5.3习题

第6章有限状态机VHDL设计

6.1有限状态机概述

6.2有限状态机VHDL设计

6.3Moore型状态机设计

6.4Mealy型状态机设计

6.5基于QuartusⅡ状态机的设计

6.5.1建立工程文件

6.5.2输入状态机

6.6有限状态机应用实例——循环彩灯控制器

6.7习题

第7章数字系统VHDL设计

7.1篮球24s倒计时器设计

7.1.1工程说明

7.1.2设计方案

7.1.3工程实现

7.1.4EPM240CPLD开发板验证

7.24路抢答器设计

7.2.1工程说明

7.2.2设计方案

7.2.3工程实现

7.3音乐发生器设计

7.3.1工程说明

7.3.2设计方案

7.3.3工程实现

7.4流水灯ROM定制设计

7.4.1工程说明

7.4.2设计方案

7.4.3工程实现

7.58×8点阵文字滚动设计

7.5.1项目说明

7.5.2设计方案

7.5.3项目实现

7.6数字频率计设计

7.6.1项目说明

7.6.2设计方案

7.6.3项目实现

7.7习题

第8章EDA最小系统板设计

8.1设计概述

8.1.1电路图设计

8.1.2电路板设计

8.2FPGA最小系统板数码管译码设计

8.2.1动态7段数码管的硬件描述

8.2.2构建SOPC系统

8.2.3编写Nios软件程序

8.3正弦波信号发生器设计

参考文献