目录

第1章绪论

1.1抗量子攻击密码概述

1.1.1抗量子密码的产生背景

1.1.2抗量子密码算法的标准化现状

1.1.3抗量子密码迁移的紧迫性

1.2标准化过程中的抗量子密码硬件加速技术

1.2.1指令驱动的通用处理器实现

1.2.2可编程逻辑器件FPGA

1.3抗量子密码芯片的需求与挑战

参考文献

第2章抗量子密码算法

2.1基于格的抗量子密码算法

2.1.1密码算法介绍

2.1.2算法计算特性分析

2.2基于编码的抗量子密码算法

2.2.1密码算法介绍

2.2.2算法计算特性分析

2.3基于哈希的抗量子密码算法

2.3.1“SPHINCS+”算法

2.3.2算法计算特性分析

2.4其他抗量子密码算法

2.4.1基于超奇异同源的抗量子密码算法及特性分析

2.4.2基于多变量的抗量子密码算法及特性分析

2.5密码核心功能的高效实现算法

2.5.1高效乘Karatsuba算法

2.5.2高效乘TOOMCOOK算法

2.5.3高效乘NTT算法

2.5.4扩展欧几里得求逆算法

参考文献

第3章抗量子密码芯片架构

3.1抗量子密码芯片设计空间

3.2基于指令集扩展的抗量子密码芯片架构

3.2.1MIT Sapphire

3.2.2TUM RISQV

3.3面向特定算法的全定制硬件加速架构

3.3.1面向基于格的密码算法的全定制硬件设计

3.3.2面向基于编码的密码算法的全定制硬件设计

3.3.3面向基于哈希算法的全定制硬件设计

3.4粗粒度可重构抗量子密码芯片架构

3.4.1可重构抗量子密码芯片RePQC

3.4.2可重构抗量子密码芯片PQPU

参考文献

第4章芯片数据通路

4.1公钥密码芯片的数据通路

4.1.1经典公钥密码数据通路

4.1.2抗量子公钥密码数据通路

4.2算术/逻辑计算单元

4.2.1基于NTT的多项式计算 

4.2.2基于Karatsuba的多项式计算

4.2.3其他任务级模块

4.2.4存储映射方式

4.3数据采样与对齐模块

4.3.1均匀分布和拒绝采样模块

4.3.2离散高斯分布和离散高斯采样模块

4.3.3二项分布和二项采样模块

4.3.4随机前缀和恒定时间排序模块

4.3.5FisherYates类算法及其模块

4.3.6对齐模块

参考文献

第5章芯片编译映射系统

5.1通用编译技术

5.2开源编译器框架LLVM

5.2.1基于LLVM编译器的高级设计架构

5.2.2LLVM IR概述

5.2.3LLVM后端

5.2.4LLVM工作流程总结

5.3面向密码应用的编译技术

5.3.1构建领域定制加速的自动化编译器

5.3.2伽罗瓦域加速处理器的混合编译

5.3.3面向粗粒度CGRA的动态编译器

5.4抗量子密码芯片的编译框架

5.4.1任务算子层面 

5.4.2密码算法层面

5.4.3领域定制的硬件模块层面

5.5抗量子密码芯片的编译框架实现

5.5.1用户语言设置

5.5.2编译、任务调度

5.5.3地址映射

5.5.4LLVM实现

5.5.5工作展望

5.6本章总结

参考文献

第6章芯片物理安全设计

6.1抗量子密码芯片的物理安全威胁

6.1.1侧信道攻击与故障注入攻击

6.1.2对密钥封装机制的侧信道攻击

6.1.3对密钥封装机制的故障注入攻击

6.1.4对数字签名的侧信道攻击

6.1.5对数字签名的故障注入攻击

6.2抗量子密码芯片的物理安全防护设计

6.2.1侧信道攻击经典防护方法

6.2.2故障注入攻击经典防护方法

6.2.3抗量子密码的物理安全防护挑战

6.2.4基于动态重构的物理安全防护机制

参考文献

第7章未来趋势展望

7.1抗量子密码算法的演进和趋势

7.1.1抗量子密码算法演进

7.1.2抗量子密码算法发展趋势

7.1.3抗量子密码的应用

7.2抗量子密码芯片的发展趋势 

7.2.1可迁移抗量子密码芯片

7.2.2高能效抗量子密码芯片设计

7.2.3面向物理安全的密码芯片设计

参考文献

后记