配套资源

第1章数制和码制

视频讲解： 57分钟，5集

1．1几种常用的数制

1．1．1r进制

1．1．2二进制

1．1．3八进制

1．1．4十六进制

1．2数制之间的转换

1．2．1十进制转换为二进制

1．2．22K进制之间的转换

1．2．3基本二进制算术运算

1．3有符号的二进制数

1．3．1符号位数值

1．3．2有符号的补码

1．3．3有符号补码的加减法

1．4溢出

1．5几种常见的二进制编码

1．5．1BCD码

1．5．2ASCII码

1．5．3格雷码

习题

第2章逻辑代数

视频讲解： 52分钟，11集

2．1基本逻辑运算和逻辑门

2．1．1“与”运算

2．1．2“或”运算

2．1．3“非”运算

2．1．4“与非”和“或非”运算

2．1．5“异或”和“同或”运算

2．2逻辑代数的基本定理

2．3逻辑代数的基本规则

2．3．1代入规则

2．3．2反演规则

2．3．3对偶规则

2．4常用的逻辑代数公式

2．5逻辑函数的表示方法和逻辑化简

2．6逻辑函数的两种标准表达形式

2．6．1最小项和最小项的和

2．6．2最大项和最大项的积

2．6．3最小项表达式和最大项表达式之间的关系

2．7逻辑函数不同表示方式间的转换

2．7．1真值表与逻辑函数式间的转换

2．7．2逻辑函数式和逻辑电路图之间的转换

2．7．3真值表到波形图

2．8卡诺图化简

2．8．1卡诺图

2．8．2由逻辑函数画出卡诺图

2．8．3用卡诺图化简逻辑函数

2．8．4有无关项逻辑函数的化简

习题

第3章CMOS门电路

视频讲解： 49分钟，5集

3．1逻辑值的表示

3．2MOS管结构和工作原理

3．3NMOS门电路

3．4CMOS门电路

3．4．1CMOS反相器

3．4．2CMOS逻辑门

3．5传输门和三态缓冲器

3．6CMOS门电路的传播延时和功耗

3．6．1传播延时

3．6．2功耗

习题

第4章组合逻辑电路

视频讲解： 78分钟，10集

4．1组合逻辑电路的概述

4．2组合逻辑电路的分析和设计方法

4．2．1组合逻辑电路的分析方法

4．2．2组合逻辑电路的设计方法

4．2．3常用的基本逻辑功能

4．3多路选择器

4．3．1多路选择器设计

4．3．2多路选择器的级联

4．3．3用多路选择器实现逻辑函数

4．4编码器

4．4．1普通二进制编码器

4．4．2优先编码器

4．5译码器

4．5．1二进制译码器

4．5．2用小译码器实现大译码器

4．5．3用二进制译码器实现逻辑函数

4．5．47段数码管显示译码器

4．6比较器

4．7加法器

4．7．1自顶向下的设计

4．7．2半加器和全加器

4．7．3进位传播加法器

4．7．4提前进位加法器

4．7．5加减法器

4．8组合逻辑电路的时序

4．8．1传播延时和最小延时

4．8．2竞争和冒险

习题

第5章锁存器、触发器和寄存器

视频讲解： 66分钟，6集

5．1SR和锁存器

5．1．1SR锁存器

5．1．2锁存器

5．2门控SR锁存器

5．3D锁存器

5．4主从边沿触发器

5．4．1主从边沿D触发器

5．4．2带异步复位和置位的D触发器

5．5寄存器

5．6移位寄存器

5．6．1基本移位寄存器

5．6．2具有并行访问功能的移位寄存器

5．6．3双向移位寄存器

习题

第6章同步时序电路

视频讲解： 150分钟，16集

6．1同步时序电路的结构

6．2同步时序电路分析

6．3同步时序电路设计

6．3．1同步时序电路设计方法

6．3．2Moore机设计举例

6．3．3Mealy机设计举例

6．3．4状态的编码

6．4计数器

6．4．1同步模2n递增计数器

6．4．2同步模2n双向计数器

6．4．3同步BCD计数器

6．5移存型计数器

6．5．1环形计数器

6．5．2扭环计数器

6．6计数器的应用

6．6．1分频器

6．6．2序列信号发生器

6．7有限状态机（FSM）

6．7．1SM图

6．7．2设计举例： 序列检测

6．7．3设计举例： 边沿检测

6．8同步时序电路的时序分析

6．8．1触发器基本时序参数

6．8．2时序分析

习题

第7章半导体存储器和可编程逻辑器件

7．1概述

7．1．1存储器基本概念

7．1．2存储器的分类

7．2ROM

7．2．1ROM的结构

7．2．2各种类型的ROM

7．3RAM

7．3．1SRAM

7．3．2DRAM

7．4存储器容量的扩展

7．4．1位扩展

7．4．2字扩展

7．5可编程逻辑器件

7．5．1可编程逻辑器件的概念

7．5．2简单可编程逻辑器件

7．5．3复杂可编程逻辑器件

7．5．4现场可编程门阵列

习题

第8章可编程逻辑器件开发工具Quartus Prime

视频讲解： 16分钟，3集

8．1可编程逻辑器件设计流程

8．2Quartus使用

8．2．1Quartus简介

8．2．2新建工程

8．2．3设计输入

8．2．4编译

8．2．5引脚分配

8．2．6仿真

8．2．7编程和配置

8．3使用Questa完成仿真验证

8．3．1在Quartus中调用Questa进行仿真

8．3．2单独使用Questa进行仿真

习题

第9章硬件描述语言Verilog基础

视频讲解： 108分钟，13集

9．1概述

9．2Verilog HDL程序的结构

9．2．1模块和端口声明

9．2．2模块内连线和寄存器

9．2．3模块功能描述

9．3Verilog HDL基本元素

9．3．1标识符

9．3．2逻辑值

9．3．3字面常量

9．3．4数据类型

9．3．5参数

9．3．6矢量和数组

9．3．7运算符和表达式

9．3．8操作数的数据宽度

9．4数据流描述

9．4．1连续赋值语句

9．4．2用连续赋值语句描述组合逻辑电路

9．5行为描述

9．5．1always过程块

9．5．2语句块

9．5．3过程赋值语句

9．5．4过程赋值语句和连续赋值语句的不同

9．5．5if语句

9．5．6case语句

9．5．7循环语句

9．6结构描述

9．6．1模块实例化语句

9．6．2generate语句

9．6．3Verilog HDL的内置门级元件

9．7编译预处理语句

9．7．1宏定义

9．7．2条件编译

9．7．3文件包含

9．8写测试平台(testbench)

9．8．1系统任务和编译指令

9．8．2用于仿真的基本语句

9．8．3测试平台的结构

9．8．4激励信号波形的产生

9．8．5测试平台实例

习题

第10章用Verilog HDL描述数字电路模块

视频讲解： 84分钟，10集

10．1组合逻辑电路描述

10．1．1多路选择器

10．1．2译码器

10．1．3移位器

10．1．4加法器

10．2时序电路描述

10．2．1锁存器、触发器和寄存器

10．2．2移位寄存器

10．2．3计数器

10．2．4分频器

10．2．5序列信号发生器

10．3状态机描述

10．3．1序列信号发生器

10．3．2序列检测器

10．3．3交通灯控制器

习题

第11章寄存器传输级设计

视频讲解： 42分钟，4集

11．1寄存器传输级设计的特点

11．1．1RTL设计的电路结构

11．1．2RT运算和数据通路

11．2RTL设计方法

11．2．1从算法到ASM图

11．2．2从ASM图到ASMD图

11．2．3从ASMD图到FSMD图

11．3设计举例

11．3．1重复累加型乘法器

11．3．2改进的重复累加型乘法器

11．3．3移位累加型乘法器

11．3．4改进的移位累加型乘法器

习题

第12章一个简单的可编程处理器

视频讲解： 26分钟，3集

12．1概述

12．1．1专用处理器和可编程处理器

12．1．2RISC处理器和CISC处理器

12．2可编程RISC处理器基本结构

12．2．1数据通路结构

12．2．2控制通路结构

12．3设计一个简单的RISC处理器

12．3．1指令集

12．3．2数据通路设计

12．3．3控制通路设计

12．3．4处理器的Verilog HDL模型

12．4指令集扩展的RISC处理器

12．4．1指令集扩展

12．4．2数据通路

12．4．3控制通路

12．5处理器的进一步扩展和改进

12．5．1指令集扩展

12．5．2性能改进

习题

第13章模数和数模转换

13．1概述

13．2模数转换

13．2．1模数转换基本原理

13．2．2模数转换器的性能指标

13．3常见的ADC结构

13．3．1并行比较型ADC

13．3．2逐次逼近型ADC

13．3．3ΣΔ型ADC

13．4数模转换

13．4．1数模转换基本原理

13．4．2数模转换器的性能指标

13．5常见的DAC结构

13．5．1权电阻型DAC

13．5．2R2R倒T型电阻网络DAC

习题

参考文献