前言

本书是普通高等教育“十一五”国家级规划教材，是在2008年VHDL版的基础上，基于“新工科”教育理念进行再版的。目的是培养计算机类、电子信息类等专业学生具有工程教育理念以及应用技术型工程能力，具备工程思维、自主创新及实践能力。配合课程体系改革，考虑课程内部和构成要素之间的关系，将课程有机地结合起来，增加融合度，减少内容重复或断裂，使学生能够系统学习专业知识，降低知识的不连续性。配合贯穿专业课程，将课程开设内容和顺序加以调整，例如，在2019年东北大学计算机专业取消“电路”和“电子线路”课程，在大学二年级下学期开设“数字逻辑与数字系统”课程。基于近几年的新教学体系的教学实践，以及本书主编35年的教学和科研经验，本书具有如下特色：  

(1) 由于数字电子产品基本不再使用中规模集成芯片，大多采用一片微控制器(MCU)加一片CPLD(或者FPGA)。因此，本书不再关注中规模集成芯片的使用，而是从电路原理或功能入手，用Verilog HDL构建逻辑电路模块，给出使用Verilog HDL构建组合和时序逻辑电路模块的多种方法。例如，加法器模块有门电路、真值表两种方法，六进制计数器有二进制编码、循环码、独热码三种方法。

(2) 在专业课程的后继课程“计算机组成原理”中，将详细讨论编码、无符号和有符号数值运算等，因此本书不再重点描述这些内容。在模型计算机设计中“控制部件”需要使用状态机，增加了米利(Mealy)型和摩尔(Moore)型状态机设计。

(3) 二进制码、循环码的特点是需要较少触发器和较多组合逻辑；  独热码的优点是状态比较时仅需要比较一位，不需要译码，减少了毛刺产生的概率，但需要较多的触发器。现在常用的CPLD和FPGA芯片价格便宜，片内资源丰富，独热码的使用不再受到限制。由于独热码性能更好，本书增加了独热码的介绍，并在时序电路设计中增加了独热码设计实例。

(4) 在数字系统中，广泛使用多位动态7段数码管，需要多位动态显示译码器。因此，本书在介绍静态显示译码器的同时增加了4位动态7段显示译码器。

(5) 在交通信号灯控制系统设计中，本书给出了基于逻辑部件和基于功能描述的两种设计与实现方法。

(6) 将硬件描述语言Verilog HDL贯穿全书，并给出大量实例。

(7) 采用国际上流行的图形逻辑符号(美国国家标准)，这是EDA软件中普遍使用的符号，方便后续课程的教学。

本书在编写时强调数字逻辑，弱化电子电路，重点描述集成电路功能；  着重于用Verilog HDL设计计算机的部件和数字系统，而不是用中小规模集成电路构成数字系统。

本书可用于56~64学时理论教学，以及1周的课程设计。若采用本书作为计算机类专业的“数字逻辑”课程教材，建议实验教学放弃传统的实验箱，改用FPGA实验板，用Verilog HDL设计和仿真以及下载测试，实现与后续课程计算机组成原理和计算机体系结构的教学和实验的最优对接。

参加本书编著的教师有东北大学的李晶皎、王爱侠、闫爱云、李景宏。

由于编者水平有限，书中难免存在不当之处，恳请读者批评指正。

本书配有教学大纲、课件，授课教师可联系tupwenyi@163.com获取，源代码已在书中给出，仿真结果可扫描二维码查看。

李晶皎

2023年8月于沈阳