前言

21世纪以来，全球范围内的信息化进程持续加快，信息技术已深度渗透到社会生产、生活和管理的各个领域，成为推动国家科技进步和产业升级的关键力量。作为信息产业的核心基础之一，超大规模集成电路的设计与制造对计算、通信、消费电子、人工智能、物联网等关键领域的发展产生了深远影响，其地位和作用日益凸显。

20世纪中期以来，集成电路技术经历了从小规模集成、中规模集成到大规模集成阶段的跨越，逐步迈入超大规模集成乃至甚大规模集成的发展阶段。在过去数十年中，集成电路的发展基本遵循摩尔定律的趋势，即芯片中所集成的晶体管数量每隔约18个月便翻一番。这一发展规律不仅驱动了芯片功能和性能的持续提升，也推动电子系统设计从早期的系统板级和多芯片模块阶段，进入系统级芯片SoC时代，形成了“一个芯片就是一个系统”的设计范式。

现代集成电路设计具有如下显著特征: 特征尺寸不断缩小，芯片面积日益增大，单芯片晶体管数目持续攀升，时钟频率加快，供电电压降低，金属层数增多，I/O接口更为复杂。这些特性使其设计规模和设计复杂度呈指数级增长。传统依赖人工和手工操作的设计方法已无法满足当前复杂芯片的设计需求，电子设计自动化（Electronic Design Automation, EDA）技术应运而生，成为高效实现超大规模集成电路设计的关键工具与方法论支撑。

集成电路设计流程主要划分为前端设计（逻辑综合）与后端设计（物理版图）两个阶段。在前端设计阶段，设计人员借助硬件描述语言对芯片功能进行抽象建模，通过行为级、寄存器传输级（RTL）到门级的逐级细化与仿真验证，确保电路逻辑功能的正确性，并使用高层次综合（HLS）、逻辑综合等工具将抽象模型映射为可供物理实现的门级网表，模拟检验与形式验证技术成为保障设计质量与功能一致性的关键手段之一。后端设计阶段则承担着将逻辑网表转换为满足制造工艺要求的芯片版图的任务，通常包括电路系统的划分（Partitioning）、布图规划（Floorplanning）、布局（Placement）、布线（Routing）、时钟树综合（CTS）与电源网络设计（PDN）等若干关键子步骤，其目标是在有限的芯片面积和工艺限制下，完成高性能、低功耗且具备高制造良率的物理实现。随着工艺节点进入纳米级别，布图设计面临诸如时序收敛困难、寄生效应增强、信号完整性下降、设计规则复杂化等诸多挑战，这将进一步推动物理设计方法向更高精度、更强鲁棒性和更强全局优化能力方向发展。近年来，随着集成电路产业的不断演进，EDA技术正经历一系列深刻变革，包括智能化EDA、面向先进工艺与封装的EDA、开源EDA生态系统的发展，以及设计与工艺协同优化等新趋势。在此背景下，系统学习和掌握EDA技术的核心原理、算法基础与工具实现技术，对从事芯片设计、电子系统开发及EDA工具研发的人员而言具有重要意义。本书在深入剖析集成电路设计流程与EDA核心理论的基础上，结合近年来研究进展与工程实践经验，力求为读者提供一套系统、清晰、由浅入深的学习资源，帮助其建立从设计建模、算法实现到流程协同的完整知识体系。

希望本书的出版能够为相关专业的本科生、研究生以及EDA工程技术人员在学习、研究与工程实践中提供理论指导与方法借鉴，助力我国集成电路设计与自动化技术的发展与创新。

本书的编写工作由下列人员承担，边计年负责第1、2、3、6章，赵康负责第4、5、11章，徐宁负责第7、8、9、10章。全书由赵康统稿。此外，北京邮电大学的翟建旺、中山大学的林哲分别参与了部分布图、布局、高层次综合技术内容的撰写。董冠德、李子睿、田康林、秦星宇、侯人靖、贾敬瑜、呼子博、栾昕亚、石开、张恒源、凌梓超、郭枫、陈正浩、王亚豪、郝泽、杨骁、聂云滔、李麟、曹德滨、张郁洁、席月月、曹哲钦、黄奕、李梓轩、蔚常欣、郭东昊、罗昊、李梓轩、董明浩等为各项最新技术的汇总及修改提出了意见。

由于作者水平有限，书中疏漏和不足之处在所难免，恳请读者批评指正。

作者2026年4月于北京邮电大学