《FPGA时序约束与分析》首先介绍时序约束相关的基本概念； 然后从时钟、建立时间和保持时间等概念入手，详细地阐述时序分析理论中的基本时序路径； 随后结合实际的约束语法，对主时钟约束、虚拟时钟约束、时钟特性约束、衍生时钟约束、I/O接口约束、多周期约束、虚假路径约束、**/最小延时约束等进行详细的介绍，除基本理论与约束语法的解释说明外，还提供了丰富的语法使用实例、工具使用实例以及工程应用实例。 时序约束与分析是FPGA开发设计必须掌握的高级技能，通过本书基础理论与工程实例的结合，相信能够帮助广大的FPGA学习者快速掌握这项技能并学以致用。 《FPGA时序约束与分析》适合作为从事FPGA开发的工程师或研究人员的参考书籍，也可作为高等院校相关专业FPGA课程的教材。

吴厚航 单位：锐珂牙科（上海）技术有限公司 职务、职称：电子工程经理 性别：男 年龄：35 专业：通信工程 学历：学士 研究领域：FPGA嵌入式开发 研究成果：无。

前言 基于FPGA的时序约束与分析是FPGA开发设计过程中一项必备的技能，却一直被很多FPGA学习者甚至FPGA工程师视为难以企及的高级技能。FPGA器件厂商虽然提供了大量的用户手册对时序理论和时序工具进行详细的说明，却鲜有深入结合具体项目应用的案例。FPGA时序理论本身相对枯燥乏味，这种小众技能在市面上可供参考的书籍也寥寥无几。 笔者从事FPGA相关开发工作已十余年，由于产品的特殊性，项目周期都相对较长，而当每次需要使用FPGA时序理论进行约束与分析时，某些技术要点的应用已不复记忆，还要在一堆FPGA器件厂商的时序设计资料中翻阅参考，极为不便且低效。鉴于此，近年来一直希望能抽空系统性地将时序理论重新梳理，并结合实践整理出一些常见的时序模型，将一些时序约束的计算公式具体化，以方便自己的工作。与此同时，也希望能将书中这些实践总结归纳出的基本的时序约束与分析方法分享给广大的FPGA工程师，帮助大家快速掌握这项技能，学以致用，更高效地做出稳定可靠的产品。 本书共9章。第1章是基本的时序约束概述，帮助读者了解一些时序相关的基本概念； 第2章从时钟、建立时间和保持时间等概念入手，详细地阐述时序分析理论中最基本的时序路径； 第3~9章结合实际的约束语法，对主时钟约束、虚拟时钟约束、时钟特性约束、衍生时钟约束、I/O接口约束、时序例外约束、多周期约束、虚假路径约束、最大/最小延时约束等进行详细的介绍，除基本理论与约束语法的解释说明外，还提供了丰富的语法使用实例、工具使用实例以及具体的应用实例。 补充资源  后续本书勘误等资料可扫描下方二维码查看；  更多内...