本书特色 本书的编写注重实践。60多个实用事例有助于读者学习如何编写超高速集成电路硬件描述语言（VHDL）源代码以及如何进行综合，并包括了许多测试平台仿真结果波形图。 事例从简到繁，从简单的VHDL源代码编写起步，随着内容的展开逐步介绍更加复杂的、更为现实的设计。本书还给出了综合结果及其改进措施，以帮助读者更为熟悉经验丰富的设计工程是如何去优化每一个综合出的设计对象。 本书还专门用了一整章的篇幅介绍如何完整地设计一个流水式微控制器：从体系结构定义、指令级定义、微结构实现直至其VHDL源代码及其测试平台源代码的编写，以及综合优化等内容。 作者简介 Weng Fook Lee是AMD公司杰出的首席设计工程师，曾荣获“深受爱戴的综合专家”荣誉称号。他具有大量的采用VHDL进行ASIC设计的经验，擅长于在综合电路时以性能极大化和面积使用量极小化为目标进行改进，也擅长于开发和实现新的综合、验证以及自动布局布线的设计方法。他曾深入地参与过PCI、ISA、LPC桥、芯片组、微控制器、RISC微处理器以及最先进的高速低耗闪烁存储器的设计与综合。

译者序 数字集成电路在过去30年得到了长足发展，电子设计自动化（EDA）技术起到了至关重要的作用。其中，用于表述设计对象的硬件描述语言(HDL)采用形式化方法，不仅可以准确、直观地对数字电路进行建模和仿真，而且极大地提高了电子设计效率和产能，为顺应半导体工艺技术和应用需求的急速发展提供了可能。目前我国ASIC设计业的基本状况是芯片设计开发工作远远滞后于电子产品发展的需求，滞后于芯片生产线的吞吐能力，为了能适应目前系统级芯片(system-on-chip, SoC)时代的设计需求、提升设计能力和效率，国内推广和开展基于HDL和各种EDA工具的设计方法已经成为迫切的需要。 VHDL和Verilog HDL作为当今国际主流的两种硬件描述语言，20世纪90年代初成为IEEE标准之后在数字电路和芯片前端设计中得到了更为广泛的应用。它最初是为了仿真和模拟数字电路及数字系统的运行而设计出的一种形式化语言。随着半导体工艺的迅猛发展、电路规模和芯片集成密度的迅猛扩张，手工绘制电路图已不能满足设计需求了，此时人们就把作为模拟工具的硬件描述语言发展成电路设计的手段，在EDA工具的辅助下把采用硬件描述语言描述的涉及对象自动综合成实际电路。 硬件描述语言的这种发展历程决定了其语义的丰富性。这种丰富性一方面决定了其模拟能力十分强大，另一方面决定了并不是每种描述出来的现象都可以直接生成实际电路，语言结构的仿真功能和所综合出的电路的功能可能不一致，而且各种语言结构搭配起来使用的似是而非的微妙差异都会导致综合出的电路功能完全不同。为避免歧义和误解，IEEE早在1996年...