本书首先介绍辐射环境、辐射相互作用物理过程及若干种辐射效应； 接下来，本书详细介绍集成电路抗辐射加固设计方法学，包括单粒子闩锁加固策略及测试、辐射加固器件的SPICE模型、抗辐射单元库设计、自动综合的抗辐射数字电路设计、模拟和混合信号电路加固设计等； 最后，本书介绍集成电路辐射效应仿真、单粒子效应的脉冲激光测试原理和辐射加固保障测试。 本书可作为微电子和核科学等领域相关教师、研究生和工程人员在学术研究和工程技术方面的参考书。

1. 国内首次从微电子系统角度总结了国内外辐射环境和辐射效应等方面的知识和技术。2. 国内首次披露辐射环境模拟和结合集成电路仿真的多层次辐射效应数值仿真技术。3. 国内首次介绍基于商用CMOS集成电路工艺的集成电路的抗辐射加固设计方法学。4. 理论和实际相结合，系统总结了经典CMOS集成电路的抗辐射加固设计策略和电路。

前言 航天技术、空间技术、核能工业、高能物理研究等技术的迅速发展，特别是这些技术及产品在国防、军事、武器装备系统的应用，迫使半导体器件需要在高能粒子辐射环境中工作。提高集成电路的抗辐射能力已成为航空、航天、核领域及武器装备应用研究的重点。 辐射环境能够使电子器件发生损伤效应，导致内部信号突变，从而使电子部组件发生功能故障甚至损坏。而且，长期辐射也会使器件属性发生改变，导致电子系统产生新的问题。一般地，长期辐射带来的问题都通过专用抗辐射制造工艺加固进行解决。采用专用抗辐射工艺能够为芯片开发者提供一种用于设计空间使用的电子元器件的不很复杂的技术。但采用这种技术的芯片一般市场需求很小，制造工艺要求高，周期很长，因而使设计和制造的原理样片代价非常昂贵。另外，专用抗辐射工艺在寿命上也有限制，开发一种新工艺的成本也非常高。抗辐射工艺的寿命限制阻碍了好芯片产品的长期使用，使基于专用工艺加固的芯片研制难度很大。为了解决这些问题，微电子界普遍倾向于采用商用CMOS工艺设计抗辐射芯片。采用多项目晶圆的商用CMOS工艺能加快设计周期，降低设计成本。尽管商用CMOS工艺没有对辐射效应进行处理，但通过抗辐射加固设计的方法可以减缓辐射效应。同时，利用商用制造商的低成本、可入性、长寿命和多样性等优势完全可以弥补传统抗辐射工艺线的限制。 目前，抗辐射集成电路设计成为国内外微电子学领域十分重视的课题之一。美国航空航天局、桑迪亚国家实验室、费米国家实验室、欧洲航天局、欧洲核子中心、法国原子能局、比利时鲁汶天主教大学、荷兰代尔夫特理工大学及德国亚琛工业大学等都先后开展了抗辐射集成电路加固设计技术方面的...