本书第2版描述了使用Synopsys工具进行ASIC芯片综合、物理综合、形式验证和静态时序分析的最新概念和技术，同时针对超深亚微米（VDSM）工艺的完整ASIC设计流程的设计方法学进行了深入的探讨。 本书的重点是使用Synopsys工具解决各种 VDSM 问题的实际应用。读者将详细地了解一个有效的处理复杂的亚微米ASIC设计方法学，其重点是HDL的编码风格、综合和优化、动态仿真、形式验证、DFT扫描插入、links to layout（后端集成）、物理综合和静态时序分析。在每个步骤中，确定了设计流程中的每一部分的问题，并详细描述了解决的方法。此外，包括与时钟树综合和后端集成（links to layout）等对版图至关重要的问题也进行了详细的讨论。而且为了获得最佳的综合解决方案，本书还对Synopsys 基本的工艺库、HDL编码风格进行了深入的探讨。 本书的读者对象是ASIC设计工程师和正在学习关于ASIC芯片综合以及 DFT 技术的VLSI 高级课程的硕士研究生。 本书并不是Synopsys 参考手册的替代品, 但希望对ASIC设计流程感兴趣的人们有所帮助。对于那些没有版图设计能力，或虽拥有工艺库，但仍依赖于外部厂商进行后端集成和最终器件制造的人们（或公司），本书是非常有用的。由于 VDSM 技术的各种问题，对于传统的向外部厂商提供网表的设计，本书提供了可供选择的设计方法。对于设计者使用来自不同厂商的各种设计工具时所遇到的一些常见问题，本书也提供了解决方案。 在本书的这一版中，已将所有的命令更新到Design Compiler的 Tcl 版本，并更改了所有命令以反映Synopsys工具的最新版本（2000.11-SP1）。

微电子技术是21世纪信息时代的关键技术之一，是计算机技术、自动控制、通信技术的基础。现在集成电路的设计和应用已经渗透到各个工程技术领域，几乎每个工程学科的学生和工程技术人员都要了解集成电路设计方面的知识，并且越来越多的人参与到集成电路设计工作当中。因此十分需要一本介绍集成电路设计流程，并且能够指导读者进行设计的教材。美国Conexant系统公司Himanshu Bhatnagar所著的《高级ASIC芯片综合》就是这样一本将技术和工具结合在一起的非常实用的教材。 Himanshu Bhatnagar是ASIC设计方面的专家。他在使用Synopsys和其他EDA工具厂商提供的最新的高性能工具来定义下一代ASIC设计流程的方法学方面具有较深的造诣。 本书共13章。主要包括三部分内容：第一部分介绍了一个完整的ASIC设计流程，并且给出了实际应用的例子。第二部分详细讨论了在ASIC设计过程中所采用的各种技术，主要包括HDL的编码风格、综合和优化、动态仿真、形式验证、DFT扫描插入、links to layout（后端集成）、物理综合和静态时序分析等。第三部分详细介绍了Synopsys工具所采用的技术和特点以及使用方法，包括Synopsys基本的工艺库、Design Compiler、Synopsys Test Compiler、Physical Compiler、PrimeTime等。贯穿本书各部分的一个主线，就是在讨论设计和相关技术问题的过程中，给读者提供一个应用Synopsys工具解决相关问题的方法。这是本书的一大特点，也使本书的实用性 更强。 参加本书翻译的还有冯东博士、...